FPGA에는 고정된 수의 리소스가 포함되어 있습니다. 이러한 리소스에는 BlockRAM, 플립플롭, LUT 등이 포함됩니다. 애플리케이션 설계는 이러한 리소스 구성 요소에 매핑되어야 합니다.
FPGA 리소스:
-
BlockRAM은 FPGA 내부 데이터를 저장하는 데 사용되는 FPGA 내장 메모리입니다.
-
플립플롭은 논리 상태 정보를 저장하는 데 사용되는 전자 회로입니다.
-
LUT(룩업 테이블)은 논리 함수(AND, OR, XOR 등)를 구현하는 데 사용됩니다.
-
RAM LUT는 LUT와 관련된 FPGA 내부 메모리입니다.
-
내장형 산술 논리 장치(ALU 또는 “내장형 곱셈기”)는 FPGA에 통합된 하드웨어 곱셈기입니다.
디자인을 구현하는 데 사용할 수 있는 리소스의 양은 FPGA의 유형에 따라 달라집니다.
![[팁]](../common/images/admon/tip.png) |
지원되는 하드웨어 플랫폼의 리소스 |
|---|---|
|
[ '장치 리소스'에서는 지원되는 모든 하드웨어 플랫폼에 대한 정보를 확인할 수 있습니다. |
VisualApplets 설계의 모든 모듈(브랜치, 휴지통 등 제외)은 사용 가능한 리소스의 일부를 독점적으로 사용합니다. 따라서 설계를 작성하는 동안 사용 중인 모든 리소스의 현재 상태를 파악하는 것이 매우 중요합니다.
![[중요]](../common/images/admon/important.png) |
추가 자원은 없음 |
|---|---|
|
사용 가능한 자원만 활용할 수 있습니다. |
개별 연산자의 리소스 사용량에 대한 정보는 연산자 참조에서 확인할 수 있습니다. (예를 들어 , 연산자 참조의 산술 라이브러리에 있는 MULT 또는 DIV를 참조하십시오.)
디자인의 현재 리소스 사용량은 일부는 정확히 계산되고, 일부는 VisualApplets 에 의해 추정됩니다. 계산과 추정은 DRC2(Design Rule Check 2)에서 수행됩니다( ‘디자인 규칙 검사’ 참조).
디자인 규칙 검사 2(DRC 2) 중 리소스 사용량에 대한 정확한 계산:
-
BlockRAM
-
Arithmetic 논리 소자(하드웨어 곱셈기)
설계 규칙 검사 2(DRC 2) 중 자원 사용량 추정:
-
LUT
-
RAM-LUT
-
플립플롭
LUT, RAM-LUT 및 플립플롭의 정확한 리소스 사용량에 대한 정보는 애플릿의 빌드가 성공적으로 완료된 후에야 확인할 수 있습니다.
Design Rule Check 2가 완료된 후, 전체 설계 에 대한 FPGA 리소스 사용량의 절대값(그 다음으로 사용률)이 정보 패널의 [ Project Info] 탭, [Project/Resources] 섹션에 표시됩니다( ‘Project Info’ 참조).
설계의 리소스 사용량은 설계에 사용된 병렬 처리 수준(링크 매개변수)과 배포된 모듈의 수 및 복잡성에 따라 달라집니다.
|
Parallelism 수치를 낮게 유지하세요 |
|---|---|
|
자원을 절약하기 위해, 필요한 대역폭에 대한 설정을 정의할 때는 항상 설계의 병렬도를 가능한 한 낮게 유지하도록 노력해야 합니다 ( ‘연산자 참조’의 PARALLELdn 연산자 설명 참조). |
|
예상 값 및 빌드 성공 |
|---|---|
|
리소스 추정치가 100%보다 약간 낮으면 빌드가 실패할 수 있습니다. 반면, 리소스 추정치가 100%보다 약간 높더라도 빌드가 성공할 수 있습니다. 이는 해당 수치가 단지 추정치일 뿐이며, 실제 리소스 사용량은 이보다 약간 더 많거나 적을 수 있기 때문입니다. |
전체 설계의 리소스 사용 현황은 물론, 개별
모듈의 리소스 사용 현황에 대한 자세한 정보는 메인 메뉴에서 선택하여 확인할 수 있습니다. →
또는 다음을 클릭하여 버튼
.
더 자세한 비교를 위해, 버튼을 클릭하여 추정값을 쉼표로 구분된 값(CSV) 파일로 내보낼 수 있습니다.
컨텍스트 메뉴(마우스 오른쪽 버튼 클릭)를 통해 개별 모듈의 예상 FPGA 리소스 사용량 정보를 확인할 수 있으며, 다음을 선택하면 를 선택하면 확인할 수 있습니다.
이전
