FPGA는 고정된 수의 리소스를 포함하고 있습니다. 이러한 리소스는 BlockRAM, FlipFlop, LUT 등의 구성 요소입니다. 어플리케이션 디자인은 이러한 리소스 구성 요소에 매핑되어야 합니다.
FPGA 리소스:
-
BlockRAM은 FPGA 내부 데이터를 저장하는 데 사용되는 FPGA 통합 Memory입니다.
-
FlipFlop은 논리 상태 정보를 저장하는 데 사용되는 전자 회로입니다.
-
LUT(Look-Up-Table)는 논리 함수(AND, OR, XOR 등)를 구현하는 데 사용됩니다.
-
RAM LUT는 LUT와 관련된 FPGA 내부 Memory입니다.
-
내장 Arithmetic 논리 장치(ALU 또는 "내장 승수")는 FPGA에 통합된 하드웨어 승수입니다.
디자인 구현에 사용할 수 있는 리소스의 수는 FPGA의 유형에 따라 다릅니다.
![[팁]](../common/images/admon/tip.png) |
지원되는 하드웨어 플랫폼의 리소스 |
|---|---|
|
Device Resources에서 지원되는 모든 하드웨어 플랫폼에 대한 정보를 찾을 수 있습니다. |
VisualApplets 디자인의 모든 모듈(분기, 휴지통 등 제외)은 사용 가능한 리소스의 일부를 독점적으로 사용합니다. 따라서 디자인을 생성하는 동안 사용 중인 모든 리소스의 현재 상태에 대한 정보를 숙지하는 것이 매우 중요합니다.
![[중요]](../common/images/admon/important.png) |
추가 리소스 없음 |
|---|---|
|
사용 가능한 리소스만 사용할 수 있습니다. |
개별 오퍼레이터의 리소스 사용량에 대한 정보는 오퍼레이터 참조(예: Arithmetics 라이브러리의 Operator Reference에 있는 MULT 또는 DIV 참조)에서 확인할 수 있습니다.
디자인의 현재 리소스 사용량은 부분적으로는 정확하게 계산되고 부분적으로는 VisualApplets에 의해 추정됩니다. 계산 및 추정은 Design Rule Check 2(DRC2)에서 실행됩니다('Design Rules Check' 참조).
Design Rule Check 2 동안의 리소스 사용량 정확한 계산:
-
BlockRAM
-
Arithmetic 논리 장치(하드웨어 승수)
Design Rule Check 2 동안의 리소스 사용량 추정:
-
LUT
-
RAM-LUT
-
FlipFlop
LUT, RAM-LUT, FlipFlop의 정확한 리소스 사용량에 대한 정보는 Applet 빌드가 성공적으로 완료된 후에만 사용할 수 있습니다.
Design Rule Check 2 이후, 전체 디자인에 대한 FPGA 리소스 사용량의 절대 결과(사용 비율 표시 포함)가 정보 패널의 Project Info 탭, Project/Resources 섹션에 표시됩니다('Project Info' 참조).
디자인의 리소스 사용량은 디자인에 사용된 Parallelism (링크 파라미터)과 배포된 모듈의 수 및 복잡성에 따라 달라집니다.
|
Parallelism 낮게 유지 |
|---|---|
|
리소스 절약을 위해, 필요한 대역폭에 대한 설정을 정의할 때는 항상 디자인의 Parallelism을 가능한 낮게 유지해야 합니다(Operator Reference의 PARALLELdn 오퍼레이터 설명 참조). |
|
예상 값 및 성공적인 빌드 |
|---|---|
|
리소스 예상 값이 100%보다 약간 낮더라도 빌드가 실패할 수 있습니다. 반면에 리소스 예상 값이 100%를 약간 초과하더라도 빌드가 성공할 수 있습니다. 이는 값들이 어디까지나 예상치이며 실제 리소스 사용량은 이보다 약간 높거나 낮을 수 있기 때문입니다. |
전체 디자인의 리소스 사용량뿐만 아니라 각 개별 모듈의 리소스 사용량에 대한 자세한 정보는 메인 메뉴에서 다음 항목을 선택하여 확인할 수 있습니다. →
또는 다음을 클릭하여 확인할 수 있습니다. 버튼
.
추가 비교를 위해 버튼을 클릭하여 예상 값을 쉼표로 구분된 값(CSV) 파일로 내보낼 수 있습니다.
컨텍스트 메뉴(마우스 우클릭)에서 를 선택하여 개별 모듈의 예상 FPGA 리소스 사용량에 대한 정보에 액세스할 수 있습니다.
이전
