ADD 오퍼레이터

Operator Library: Arithmetics

ADD 모듈은 여러 입력 링크에 대한 합계를 계산합니다. 입력 링크의 개수는 모듈을 인스턴스화할 때 선택해야 합니다.

I/O Properties

Property Value
Operator Type O
Input Links I[0], 데이터 입력
I[n], n > 0, 데이터 입력
출력 링크 O, data output

지원되는 Link Format

Link Parameter 입력 링크 I[0] 입력 링크 I[n], n > 0 Output Link O
Bit Width {[1; 63] unsigned, [2; 63] signed} {[1; 63] unsigned, [2; 63] signed} auto1
Arithmetic {unsigned, signed} {unsigned, signed} auto2
Parallelism any I[0]과 동일 I[0]과 동일
Kernel Columns any I[0]과 동일 I[0]과 동일
Kernel Rows any I[0]과 동일 I[0]과 동일
Img Protocol {VALT_IMAGE2D, VALT_LINE1D, VALT_PIXEL0D} I[0]과 동일 I[0]과 동일
Color Format VAF_GRAY I[0]과 동일 I[0]과 동일
Color Flavor FL_NONE I[0]과 동일 I[0]과 동일
Max. Img Width any I[0]과 동일 I[0]과 동일
Max. Img Height any I[0]과 동일 I[0]과 동일

1

출력 비트 폭은 최대 입력 링크 비트 폭을 기준으로 자동으로 결정됩니다. 출력 비트 폭은 다음 요소에 따라 결정됩니다.

출력 Bit Width는 64 Bit를 초과할 수 없습니다.

입력 링크에서 부호 없는 값과 부호 있는 값을 모두 사용하는 경우, 출력에 비트 하나를 더 추가해야 할 수도 있습니다.

2

모든 입력값이 부호 없는 수인 경우, 출력 산술도 부호 없는 산술이 됩니다. 입력값 중 적어도 하나가 부호 있는 산술을 사용하는 경우, 출력 산술도 부호 있는 산술이 됩니다.

Parameters

ImplementationType
Type 정적 쓰기 파라미터
Default AUTO
Range (AUTO, EmbeddedALU, LUT)

‘ImplementationType’ 매개변수는 연산자의 구현 전략, 즉 연산자를 구현하는 데 어떤 논리 소자가 사용되는지에 영향을 미칩니다.

다음 값 중 하나를 선택할 수 있습니다:

AUTO: 연산자가 인스턴스화될 때, 연결된 링크의 매개변수화에 따라 최적의 구현 전략이 자동으로 선택됩니다.

EmbeddedALU: 연산자는 LUT 기반이 아닌 FPGA의 임베디드 산술 논리 요소를 사용합니다.

LUT: 연산자는 FPGA의 LUT 로직을 사용합니다.

[참고] 일반적으로 AUTO 사용

일반적으로 이 매개변수는 AUTO로 설정해야 합니다. 특수한 경우, 즉 디자인 내에서 특정 종류의 FPGA 리소스가 부족할 경우 EmbeddedALU 및/또는 LUT 값을 사용하여 FPGA 리소스 관리에 수동으로 영향을 줄 수 있습니다.

사용 예

다음 예제에서는 ADD 연산자의 사용법을 보여줍니다:

  이전     상위 레벨     다음  
콘텐츠 맨 위로 홈