Operator Library: Hardware Platform
이 연산자는 프레임 그래버와 pixelPlant 보드 Px100 및 Px200 간, 그리고 pixelPlant 보드와 프레임 그래버 간의 데이터 링크를 각각 제공합니다. TxLink는 출력 인터페이스 연산자를 나타냅니다. 이 링크는 모든 이미지 형식의 데이터를 전송할 수 있습니다. 링크의 형식은 TxLink 연산자에 연결된 연산자에 의해 자동으로 지정됩니다.
Channel_ID 매개변수는 가상 데이터 채널의 고유 ID를 지정합니다. 이는 해당 수신기를 지정하고 채널 통신을 설정하는 데 필요합니다. 채널 ID는 TxLink 유형의 장치 리소스 하나를 차지합니다. 확인 장치 리소스 항목을 참조하십시오.
데이터 전송은 ` VisualApplets `의 흐름 제어에 의해 관리되므로 버퍼링이 필요하지 않습니다. 예를 들어, RxLink 입력을 ImageBuffer 연산자를 사용하지 않고도 DmaFromPc 연산자에 직접 연결할 수 있습니다. 그러나 카메라 연산자 등 무한 소스를 사용하는 경우에는 TxLink 전에 여전히 버퍼링이 필요합니다.
데이터 링크는 px100/200 보드와 mE4VD4-CL 보드 간의 가상 채널입니다. 가상 TxLink 채널의 최대 개수는 61개를 초과해서는 안 됩니다. 또한 대역폭과 FPGA 리소스를 효율적으로 사용하기 위해 링크 수를 가능한 한 적게 사용하는 것을 고려하십시오. 모든 가상 TxLink 데이터 채널은 내부적으로 1GByte/s 대역폭을 가진 단일 물리적 링크에 매핑됩니다.
Channel_ID는 순서에 상관없이 지정할 수 있으며, 1부터 61 사이의 임의의 인덱스에서 시작할 수 있습니다. 단, 모든 인덱스는 고유해야 합니다. 수신 측의 RxLinks는 송신 측의 TxLinks와 동일한 ID를 가져야 한다는 점에 유의하십시오.
동일한 보드에 있는 TxLink와 RxLink는 동일한 물리적 채널을 공유하지 않으며 완전히 독립적입니다. 즉, 동일한 보드에 있는 RxLink 및 TxLink 운영자는 동일한 Channel_ID를 가질 수도 있고 서로 다른 Channel_ID를 가질 수도 있으며, 서로 어떤 식으로든 관련이 없습니다.
![[참고]](../common/images/admon/note.png) |
PixelPlant를 활용한 설계 경로 최적화 |
|---|---|
|
PixelPlant PX100/PX200/PX200e를 사용하여 mE4 용 설계의 (빌드 중) 라우팅 결과를 최적화하려면, 비트 폭과 병렬 처리 수에 대한 설정을 비트 폭과 병렬 처리 수의 곱이 64의 배수가 되도록 설정할 것을 권장합니다. 이 곱이 정확히 64일 경우 최적의 배선 결과를 기대할 수 있습니다. product = n * 64 n = 1일 때 최적의 경로 설정 결과가 도출된다. 비트 폭과 병렬 처리량의 곱이 2의 거듭제곱이며 64 이하인 경우(단, 1, 2, 4는 제외)에도 매우 우수한 라우팅 결과를 기대할 수 있습니다. 그 외의 구성에서는 타이밍 오류가 발생할 수 있습니다. |
| 하드웨어 플랫폼별 지원 여부 |
|---|
| mmicroEnable IV VD4-CL/-PoCL |
| pixelPlant 100 |
| pixelPlant 200 |
| Link Parameter | Input Link I |
|---|---|
| Bit Width | [1, 64] |
| Arithmetic | {unsigned, signed} |
| Parallelism | any |
| Kernel Columns | any |
| Kernel Rows | any |
| Img Protocol | {VALT_SIGNAL, VALT_LINE1D, VALD_PIXEL0D} |
| Color Format | any |
| Color Flavor | any |
| Max. Img Width | any |
| Max. Img Height | any |
이전
