Operator Library: Hardware Platform
이 연산자는 프레임 그래버와 pixelPlant 보드(각각 Px100 및 Px200) 간, 그리고 pixelPlant 보드에서 프레임 그래버로의 데이터 링크를 제공합니다. TxLink는 입력 인터페이스 연산자를 나타냅니다. 이 링크는 모든 이미지 형식의 데이터를 전송할 수 있습니다. 링크의 형식은 데이터를 전송하는 해당 링크와 정확히 일치하도록 매개변수화되어야 합니다.
매개변수 Channel_ID는 가상 데이터 채널의 고유 ID를 지정합니다. 이는 해당 송신기를 지정하고 채널 통신을 설정하는 데 필요합니다. 채널 ID는 RxLink 유형의 장치 리소스를 하나 차지합니다. 장치 리소스의 전체 목록은 Device Resources에서 확인하세요.
데이터 전송은 VisualApplets의 흐름 제어로 제어되며 버퍼링이 필요하지 않습니다. 예를 들어, RxLink 입력은 ImageBuffer 연산자를 사용하지 않고 DmaFromPc 연산자에 직접 연결할 수 있습니다. 그러나 카메라 연산자와 같은 무한 소스가 사용되는 경우 TxLink 전에 여전히 버퍼링이 필요합니다.
데이터 링크는 px100/200 보드와 mE4VD4-CL 보드 간의 가상 채널입니다. 가상 RxLink 채널의 최대 수는 61개를 초과할 수 없습니다. 또한 대역폭과 FPGA 리소스를 효과적으로 사용하기 위해 가능한 한 적은 수의 링크를 사용하는 것을 고려하세요. 모든 가상 RxLink 데이터 채널은 1GByte/s 대역폭의 단일 물리적 링크에 내부적으로 매핑됩니다.
Channel_ID는 어떤 순서로든 지정할 수 있으며 1에서 61 사이의 모든 인덱스에서 시작할 수 있습니다. 단, 모든 인덱스는 고유해야 합니다. 송신 측의 TxLink는 수신 측의 RxLink와 동일한 ID를 가져야 한다는 점에 유의하세요.
동일한 보드에 있는 TxLink와 RxLink는 동일한 물리적 채널을 공유하지 않으며 완전히 독립적입니다. 즉, 동일한 보드에 있는 RxLink와 TxLink 오퍼레이터는 동일하거나 다른 Channel_IDs를 가질 수 있으며 어떤 방식으로든 서로 관련이 없습니다.
![[참고]](../common/images/admon/note.png) |
Pixelplant를 사용한 디자인의 최적화된 라우팅 |
|---|---|
|
Pixelplant PX100/PX200/PX200e가 탑재된 mE4용 디자인의 라우팅 결과(빌드 중)를 최적화하려면, bit width와 Parallelism의 곱이 64의 배수가 되도록 하는 설정을 사용하는 것을 권장합니다. 곱이 정확히 64일 때 최적의 라우팅 결과를 기대할 수 있습니다. product = n * 64 n = 1은 최적의 라우팅 결과를 도출합니다. bit width와 Parallelism의 곱이 2의 거듭제곱이고 64 이하(단, 1, 2, 4 제외)인 경우에도 매우 우수한 라우팅 결과를 기대할 수 있습니다. 다른 구성은 타이밍 오류를 유발할 수 있습니다. |
| 하드웨어 플랫폼별 사용 가능 여부 |
|---|
| microEnable IV VD4-CL/-PoCL |
| pixelPlant 100 |
| pixelPlant 200 |
| Link Parameter | Output Link O |
|---|---|
| Bit Width | [1, 64] |
| Arithmetic | {unsigned, signed} |
| Parallelism | any |
| Kernel Columns | any |
| Kernel Rows | any |
| Img Protocol | {VALT_SIGNAL, VALT_LINE1D, VALD_PIXEL0D} |
| Color Format | any |
| Color Flavor | any |
| Max. Img Width | any |
| Max. Img Height | any |
이전
