Operator DFTxMeta

Operator Library: Hardware Platform

DFTxMeta 연산자는 입력 I에 대해 선택된 포트 내의 지정된 광섬유 레인을 통해 QSFP28 광섬유 포트로 향하는 논리적 메타데이터 전송 링크를 나타냅니다. 또한 TX PHY의 상태는 출력 LinkUp을 통해 제공됩니다.

DFTxMeta 연산자는 AppletProperties 연산자의 FiberProtocol0 및 FiberProtocol1 파라미터가 DataForwarding으로 설정된 경우에만 사용할 수 있습니다. AppletProperties 연산자의 FiberProtocol0 및 FiberProtocol1 파라미터가 CoF로 설정된 경우, 디자인 규칙 검사(DRC)에서 오류 메시지가 발생하며 DFTxMeta 연산자 사용이 차단됩니다.

이 연산자는 메타데이터 전송을 위해 QSFP28 포트 내에서 1개의 레인만 사용할 수 있습니다. 즉, 단일 QSFP28 포트에서는 최대 4개의 DFTxMeta 연산자를 사용할 수 있습니다. 이 연산자는 대개 크기가 매우 작은 우선순위가 높은 메타 정보를 전송하기 위한 것입니다.

QSFP28 광섬유 포트는 4개의 레인으로 분할된 총 100 Gbit/s의 대역폭을 제공합니다. 각 레인은 25 Gbit/s로 작동합니다. 따라서 이 연산자는 25 Gbit/s로 실행됩니다.

연산자는 충돌 없이 할당된 레인을 DFTxData 연산자와 공유할 수 있습니다. 그러나 DFTxMeta 연산자 간의 레인 공유는 금지됩니다.

DFTxMeta 연산자는 어떠한 특수 프로토콜도 필요로 하지 않습니다. 이는 DFTxMeta(프레임 그래버 1)에서 DFRxMeta(프레임 그래버 2)로 향하는 논리적 고우선순위 링크의 시작점을 나타냅니다. 링크 설정은 소스 및 싱크 연산자에서 동일해야 하며, 즉 정확히 동일한 QSFP28 포트 및 레인 구성이어야 합니다. 이 연산자는 소규모 메타데이터 청크를 전송하기 위한 것이므로 링크 프로토콜은 VALT_PIXEL0D이며 메타데이터에는 이미지 구조가 없습니다.

[참고] 메타데이터의 우선순위가 더 높음

메타데이터 채널은 DFTxData 연산자의 데이터 채널보다 우선순위가 높습니다. 두 채널이 모두 데이터 전송을 대기 중인 경우, 메타데이터가 먼저 전송됩니다.

The meta channel can be paused or stopped, but only for very short time. Meta data channel has a very low latency and almost no jitter (< 10 ns due to clock domain crossings). The meta channel is suitable not only for metadata transport, but it can be used also for transmitting user-precise time stamps or to implement a system-wide synchronization.

[참고] 내부 클록 주파수

전송은 내부적으로 390.625 MHz로 실행됩니다. FPGA 클록이 더 높게 설정되면 DFTxMeta 연산자의 내부 클록 도메인 크로싱 버퍼가 자동으로 가득 차게 되며, 연산자 입력 I가 새 데이터를 수락하는 것을 중지합니다. 타임스탬프를 전송하거나 보드 간 동기화를 수행할 때 이 점을 고려해야 합니다.

데이터 포워딩에 대한 자세한 내용은 'Data Forwarding with imaFlex 2 Dual 100 Frame Grabbers'를 참조하십시오.

Hardware Platform에서 사용 가능
imaFlex 2 Dual 100

자료

연산자는 FiberConnection 파라미터 설정을 읽기 전용 파라미터로서 FPGA Device Resources 대화 상자에 미러링합니다. Analysis 메뉴에서 FPGA Device Resources 대화 상자를 열면 FPGA 디바이스 리소스를 확인할 수 있습니다. 디바이스 리소스는 읽기 전용입니다:

FPGA Device Resources

그림 430. FPGA 디바이스 리소스


할당된 포트에 따라 리소스는 Port[0] DF TX Meta Lane 유형이거나 0부터 3까지의 인덱스 범위를 가진 Port[1] DF TX Meta Lane 유형입니다.

I/O Properties

Property Value
Operator Type M
Input Link I, 메타데이터 입력, 중지 가능
Output Link LinkUp, 링크 상태 표시

Supported Link Format

Link Parameter Input Link I 출력 링크 LinkUp
Bit Width 56 1
Arithmetic unsigned unsigned
Parallelism 1 1
Kernel Columns 1 1
Kernel Rows 1 1
Img Protocol {VALT_PIXEL0D} {VALT_SIGNAL}
Color Format VAF_GRAY VAF_GRAY
Color Flavor FL_NONE FL_NONE
Max. Img Width 임의 (기본값: 16777216) 상관없음
Max. Img Height 임의 (기본값: 16777216) 상관없음

링크 I는 VisualApplets에서 전송 메타데이터를 수락합니다. 링크 LinkUp은 링크의 상태를 나타냅니다. 이 설정이 활성화되면 페어링된 TX 측과 RX 측 모두 데이터를 송수신할 준비가 된 것이며, 즉 링크가 학습되어 작동 가능한 상태임을 의미합니다.

Parameters

FiberConnection
Type Static Write 파라미터
Default port_0_lane_0
Range {port_0_lane_0, port_0_lane_1, port_0_lane_2, port_0_lane_3, port_1_lane_0, port_1_lane_1, port_1_lane_2, port_1_lane_3}

이 파라미터는 DFTxMeta 연산자가 데이터를 전송하는 데 사용하는 QSFP28 광섬유 포트와 레인을 지정합니다.

선택한 QSFP28 포트는 해당 포트의 AppletProperties 오퍼레이터에 있는 FiberProtocol 파라미터가 DataForwarding으로 설정되어 있고 CoF이 아닌 경우에만 사용할 수 있습니다.

FiberProtocol이 CoF로 설정되어 있고 DFTxMeta 연산자가 해당 광섬유 포트에 매핑을 시도하는 경우, 디자인 규칙 검사(DRC)에서 오류 메시지가 생성됩니다. 이 경우 FiberConnection 파라미터가 충돌 상태(빨간색)로 표시되며, 마우스 커서를 올리면 충돌을 설명하는 퀵 팁 도움말 메시지가 표시됩니다.

동일한 레인 상의 동일한 하드웨어 QSFP28 포트는 단 하나의 DFTxMeta 연산자만 사용할 수 있습니다. 여러 연산자 간의 매핑은 전체 디자인에서 고유해야 합니다.

사용 예제

DFTxMeta 연산자의 사용 방법은 다음 예시와 같습니다.

  이전     상위 수준     다음  
콘텐츠 맨 위로 홈