연산자 DFTxData

오퍼레이터 라이브러리: 하드웨어 플랫폼

이 연산자는 QSFP28 광 포트상의 논리적 데이터 전송 링크를 나타냅니다. 이 연산자는 I 입력 링크에서 선택된 포트 내의 지정된 광 레인을 사용하여 데이터를 다른 프레임 그래버로 전송합니다. RX PHY 의 상태는 LinkUp 출력 링크를 통해 제공됩니다.

DFTxData 연산자는 AppletProperties 연산자의 FiberProtocol0 및 FiberProtocol1 매개변수가 DataForwarding로 설정된 경우에만 사용할 수 있습니다. AppletProperties 연산자 내의 FiberProtocol0 및 FiberProtocol1 매개변수가 CoF로 설정된 경우, 설계 규칙 검사(DRC)에서 오류 메시지가 표시되며 DFTxData 연산자의 사용이 차단됩니다.

운영자는 데이터 전송을 위해 QSFP28 포트 내에서 1~4개의 레인을 사용할 수 있습니다. 이러한 유연성 덕분에 다양한 시나리오에 맞춰 포트 사용을 최적화할 수 있습니다. 그 결과, 단일 QSFP28 포트를 다음 구성에서 여러 DFTxData 운영자가 공유할 수 있습니다:

  • 1 x 4명 운영자

  • 2 x 2 연산자

  • 1명의 2인조 작업자 및 2명의 1인조 작업자

  • 3인조 작업반 1개와 1인조 작업반 1개

  • 1명씩 4명

QSFP28 광 포트는 총 대역폭 100 Gbit/s를 제공하며, 이는 4개의 레인으로 분할됩니다. 각 레인은 25 Gbit/s로 작동합니다. 구성에 따라 운영자는 다음과 같은 속도로 서비스를 제공합니다:

  • 4개 레인: 100 Gbit/s

  • 3개 레인: 75 Gbit/s

  • 2개 레인: 50 Gbit/s

  • x1 레인: 25 Gbit/s

운영자는 할당받은 레인을 DFTxMeta 운영자와 아무런 충돌 없이 공유할 수 있습니다. 그러나 여러 DFTxData 운영자 간의 레인 공유는 허용되지 않습니다.

DFTxData 연산자는 특별한 프로토콜을 필요로 하지 않습니다. 이 연산자는 두 프레임 그래버, 즉 DFTxData (소스, FG 1)와 DFRxData (싱크, FG 2) 사이의 논리적 링크의 종단점 역할을 합니다. 링크 설정은 양쪽 모두에서 동일해야 하며, 여기에는 QSFP28 포트 및 레인 구성도 포함됩니다. 또한, VisualApplets 링크 프로토콜도 양쪽 끝에서 일치해야 합니다. 이 프로토콜은 VALT_IMAGE2D 또는 VALT_IMAGE1D 중 하나입니다.

수신 파이프라인이 일시 중지될 때, DFTxData 연산자는 데이터 전송을 일시 중지할 수 있습니다. 일시 중지 중에는 데이터가 손실되지 않으며, 일시 중지 신호가 송신자에게 전달되면 송신기는 전송을 중단하고, 연산자는 자신의 입력 I에 대해 억제 신호를 발행합니다. 차단 오퍼레이터가 DFRxData 링크에 대한 억제 신호를 해제하면, 전송이 정상적으로 재개됩니다. 메타데이터가 DFTxData와 동일한 레인을 통해 DFTxMeta 오퍼레이터를 통해 전송되는 경우, 메타데이터 전송이 더 높은 우선순위를 가지므로 데이터 전송은 일시 중지됩니다.

데이터 파이프라인에는 일시적인 중단을 처리하기 위한 버퍼가 포함되어 있습니다:

  • RX 측: 대용량 버퍼(1024개 항목)를 통해 전송을 중단하지 않고도 일시적인 수신 차단 현상을 흡수합니다.

  • TX 측: 전송을 중단하지 않고 짧은 메타데이터 전송을 처리하기 위한 작은 버퍼(64개 항목).

이 전송 장치는 내부적으로 390.625 MHz에서 작동합니다. VisualApplets 의 FPGA 클럭이 이보다 높게 설정된 경우, DFTxData 연산자 내의 클럭 도메인 크로싱 버퍼가 가득 차게 되어 입력(I)이 새로운 데이터를 일시적으로 수신하지 못하게 됩니다.

데이터 전달에 대한 자세한 내용은 ' imaFlex 2 Dual 100 프레임 그래버를 사용한 데이터 전달'을 참조하십시오.

지원되는 하드웨어 플랫폼
imaFlex 2 Dual 100

리소스

운영자는 FiberConnection 매개변수 설정을 FPGA 디바이스 리소스 대화 상자에 읽기 전용 매개변수로 반영합니다. 다음 대화 상자를 열면 FPGA 디바이스 리소스를 확인할 수 있습니다. FPGA 디바이스 리소스 대화 상자를 Analysis 메뉴에서FPGA 디바이스 리소스대화 상자를 열면 FPGA 디바이스 리소스를 확인할 수 있습니다. 디바이스 리소스는 읽기 전용입니다:

FPGA 디바이스 리소스

그림 429. FPGA 디바이스 리소스


할당된 포트에 따라 리소스는 Port[0] DF TX 데이터 레인 유형이거나, Port[1] DF TX 데이터 레인 유형이며, 인덱스 범위는 0부터 3까지입니다. 운영자가 할당하는 레인 수는 해당 운영자의 구성에 따라 달라집니다:

  • x4: QSFP28 포트의 4개 레인을 모두 사용합니다

  • x3: 3개 차선을 사용합니다

  • x2: 2개 차선을 사용합니다

  • x1: 1개 차선을 사용합니다

I/O Properties

Property Value
Operator Type M
입력 링크 I, 이미지 데이터 입력
출력 링크 LinkUp, 링크 상태를 표시합니다

지원되는 Link Format

Link Parameter Input Link I 출력 링크 LinkUp
Bit Width 64 1
Arithmetic unsigned unsigned
Parallelism 1, 2, 3 또는 41 1
Kernel Columns 1 1
Kernel Rows 1 1
Img Protocol {VALT_IMAGE2D, VALT_LINE1D} {VALT_SIGNAL}
Color Format VAF_GRAY VAF_GRAY
Color Flavor FL_NONE FL_NONE
Max. Img Width 임의의 값 (기본값: 16777216) 이 매개변수는 실행 중에 무시됩니다.
Max. Img Height 임의의 값 (기본값: 16777216) 이 매개변수는 실행 중에 무시됩니다.

1

병렬 처리 방식은 FiberConnection 매개변수에 의해 결정됩니다. 이 값은 사용 중인 파이버 레인의 수와 같습니다.

Parameters

FiberConnection
Type 정적 쓰기 매개변수
Default port_0_lane_0_1_2_3
Range {port_0_lane_0_1_2_3, port_0_lane_0_1_2, port_0_lane_0_1, port_0_lane_2_3, port_0_lane_0, port_0_lane_1, port_0_lane_2, port_0_lane_3, port_1_lane_0_1_2_3, port_1_lane_0_1_2, port_1_lane_0_1, port_1_lane_2_3, port_1_lane_0, port_1_lane_1, port_1_lane_2, port_1_lane_3}

이 매개변수는 DFTxData 연산자가 데이터를 전송하는 데 사용하는 QSFP28 광 포트를 지정합니다.

선택한 QSFP28 포트는 해당 포트에 대한AppletProperties 연산자의 FiberProtocol 매개변수가 다음으로 설정된 경우에만 사용할 수 있습니다. DataForwarding 로 설정되어 있고 CoF로 설정되어 있지 않은 경우에만 사용할 수 있습니다.

만약 FiberProtocol 가 CoF 로 설정되어 있고 DFTxData 연산자가 해당 파이버 포트에 매핑을 시도하면, 설계 규칙 검사(DRC)에서 오류 메시지가 발생합니다. 이 경우, FiberConnection 매개변수는 충돌 상태(빨간색)로 표시되며, 마우스를 올려놓으면 해당 충돌을 설명하는 퀵팁 도움말 메시지가 표시됩니다.

동일한 레인에서 동일한 하드웨어 QSFP28 포트를 사용할 수 있는DFTxData 연산자는 하나뿐입니다. 여러 연산자 간의 매핑은 전체 설계에 걸쳐 고유해야 합니다.

사용 예

다음 예제에서는 연산자 DFTxData의 사용법을 보여줍니다:

  이전     상위 레벨     다음  
콘텐츠 맨 위로 홈