Operator DFTxData

Operator Library: Hardware Platform

이 오퍼레이터는 QSFP28 파이버 포트를 통한 논리적 데이터 전송 링크를 나타냅니다. I 입력 링크에서 선택된 포트 내의 지정된 파이버 레인을 사용하여 다른 프레임 그래버로 데이터를 전송합니다. RX PHY의 상태는 LinkUp 출력 링크에 제공됩니다.

AppletProperties 오퍼레이터의 FiberProtocol0 및 FiberProtocol1 파라미터가 DataForwarding으로 설정된 경우에만 DFTxData 오퍼레이터를 사용할 수 있습니다. AppletProperties 오퍼레이터의 FiberProtocol0 및 FiberProtocol1 파라미터가 CoF로 설정된 경우, 디자인 규칙 검사(DRC)에서 오류 메시지가 생성되며 DFTxData 오퍼레이터 사용이 차단됩니다.

이 오퍼레이터는 데이터 전송을 위해 QSFP28 포트 내에서 1개에서 4개의 레인을 사용할 수 있습니다. 이러한 유연성 덕분에 다양한 시나리오에 맞게 포트 사용을 최적화할 수 있습니다. 결과적으로 단일 QSFP28 포트를 다음 구성으로 여러 DFTxData 오퍼레이터가 공유할 수 있습니다.

  • 1 x4 오퍼레이터

  • 2 x2 오퍼레이터

  • 1 x2 오퍼레이터 및 2 x1 오퍼레이터

  • 1 x3 오퍼레이터 및 1 x1 오퍼레이터

  • 4 x1 오퍼레이터

QSFP28 파이버 포트는 4개의 레인으로 나뉘어 총 100 Gbit/s의 대역폭을 제공합니다. 각 레인은 25 Gbit/s로 작동합니다. 구성에 따라 오퍼레이터는 다음과 같은 속도로 실행됩니다.

  • x4 lanes: 100 Gbit/s

  • x3 lanes: 75 Gbit/s

  • x2 lanes: 50 Gbit/s

  • x1 lane: 25 Gbit/s

이 오퍼레이터는 충돌 없이 DFTxMeta 오퍼레이터와 할당된 레인을 공유할 수 있습니다. 그러나 여러 DFTxData 오퍼레이터 간의 레인 공유는 허용되지 않습니다.

DFTxData 오퍼레이터는 특별한 프로토콜이 필요하지 않습니다. 이 오퍼레이터는 두 프레임 그래버인 DFTxData(소스, FG 1)와 DFRxData(싱크, FG 2) 간의 논리적 링크 엔드포인트 역할을 합니다. QSFP28 포트 및 레인 구성을 포함하여 양쪽의 링크 설정이 동일해야 합니다. 또한 VisualApplets 링크 프로토콜이 양쪽 끝에서 일치해야 합니다. 이는 VALT_IMAGE2D 또는 VALT_IMAGE1D 중 하나입니다.

수신 파이프라인이 일시 중지될 때 DFTxData 오퍼레이터에서 데이터 전송을 일시 중지할 수 있습니다. 일시 중지하는 동안 데이터 손실은 발생하지 않으며, 일시 중지 신호가 송신기로 전달되고, 송신기가 전송을 중지하며, 오퍼레이터가 입력 I에 inhibit을 발생시킵니다. 차단 오퍼레이터가 DFRxData 링크의 inhibit을 해제하면 전송이 정상적으로 재개됩니다. DFTxData와 동일한 레인에서 DFTxMeta 오퍼레이터를 통해 메타데이터가 전송되는 경우, 메타데이터 전송이 더 높은 우선순위를 가지므로 데이터 전송이 일시 중지됩니다.

데이터 파이프라인에는 일시적인 중지를 처리하기 위한 버퍼가 포함되어 있습니다.

  • RX side: 전송 중단 없이 짧은 수신 차단을 흡수하기 위한 대형 버퍼(1024개 항목).

  • TX side: 전송을 중단하지 않고 간단한 메타데이터 전송을 처리하기 위한 소형 버퍼(64개 항목).

전송은 내부적으로 390.625 MHz에서 작동합니다. VisualApplets FPGA 클럭이 더 높게 설정된 경우, DFTxData 오퍼레이터의 클럭 도메인 교차 버퍼가 Fill 상태가 되어 입력(I)이 새 데이터를 허용하는 것을 일시적으로 중지합니다.

데이터 포워딩에 대한 자세한 내용은 'Data Forwarding with imaFlex 2 Dual 100 Frame Grabbers'를 참조하십시오.

Hardware Platform에서 사용 가능
imaFlex 2 Dual 100

자료

연산자는 FiberConnection 파라미터 설정을 읽기 전용 파라미터로서 FPGA Device Resources 대화 상자에 미러링합니다. Analysis 메뉴에서 FPGA Device Resources 대화 상자를 열면 FPGA 디바이스 리소스를 확인할 수 있습니다. 디바이스 리소스는 읽기 전용입니다:

FPGA Device Resources

그림 429. FPGA 디바이스 리소스


할당된 포트에 따라 리소스는 Port[0] DF TX Data Lane 유형이거나 0에서 3까지의 인덱스 범위를 가진 Port[1] DF TX Data Lane 유형입니다. 오퍼레이터가 할당한 레인 수는 해당 구성에 따라 다릅니다.

  • x4: QSFP28 포트의 4개 레인 모두 사용

  • x3: 3개의 레인 사용

  • x2: 2개의 레인 사용

  • x1: 1개의 lane 사용

I/O Properties

Property Value
Operator Type M
Input Link I, image data input
Output Link LinkUp, 링크 상태 표시

Supported Link Format

Link Parameter Input Link I 출력 링크 LinkUp
Bit Width 64 1
Arithmetic unsigned unsigned
Parallelism 1, 2, 3 또는 41 1
Kernel Columns 1 1
Kernel Rows 1 1
Img Protocol {VALT_IMAGE2D, VALT_LINE1D} {VALT_SIGNAL}
Color Format VAF_GRAY VAF_GRAY
Color Flavor FL_NONE FL_NONE
Max. Img Width 임의 (기본값: 16777216) 이 파라미터는 작동 중에는 무시됩니다.
Max. Img Height 임의 (기본값: 16777216) 이 파라미터는 작동 중에는 무시됩니다.

1

Parallelism은 FiberConnection 파라미터에 의해 결정됩니다. 사용 중인 파이버 lane 수와 동일합니다.

Parameters

FiberConnection
Type Static Write 파라미터
Default port_0_lane_0_1_2_3
Range {port_0_lane_0_1_2_3, port_0_lane_0_1_2, port_0_lane_0_1, port_0_lane_2_3, port_0_lane_0, port_0_lane_1, port_0_lane_2, port_0_lane_3, port_1_lane_0_1_2_3, port_1_lane_0_1_2, port_1_lane_0_1, port_1_lane_2_3, port_1_lane_0, port_1_lane_1, port_1_lane_2, port_1_lane_3}

이 파라미터는 DFTxData 오퍼레이터가 데이터를 전송하는 데 사용하는 QSFP28 파이버 포트와 레인을 지정합니다.

선택한 QSFP28 포트는 해당 포트의 AppletProperties 오퍼레이터에 있는 FiberProtocol 파라미터가 DataForwarding으로 설정되어 있고 CoF이 아닌 경우에만 사용할 수 있습니다.

FiberProtocol이 CoF로 설정되어 있고 DFTxData 오퍼레이터가 해당 파이버 포트에 매핑을 시도하면 디자인 규칙 검사(DRC)에서 오류 메시지가 생성됩니다. 이 경우 FiberConnection 파라미터가 충돌 상태(빨간색)로 표시되며, 마우스 호버 시 충돌을 설명하는 빠른 팁 도움말 메시지가 표시됩니다.

동일한 레인에서 동일한 하드웨어 QSFP28 포트를 사용할 수 있는 DFTxData 오퍼레이터는 하나뿐입니다. 여러 오퍼레이터 간의 매핑은 전체 디자인에서 고유해야 합니다.

사용 예제

오퍼레이터 DFTxData의 사용법은 다음 예시와 같습니다.