VisualApplets
Operator Reference

Operator Library: Arithmetics

MULT 연산자는 입력 링크 I1의 값과 입력 링크 I2의 값을 곱합니다. 출력 링크 O에서는 곱셈 결과가 제공됩니다.

MULT 연산자는 입력에서 비대칭 Arithmetic 타입을 지원합니다. 즉, SIGNED와 UNSIGNED를 혼용하여 부호 없는 승수와 부호 있는 피승수, 부호 있는 승수와 부호 없는 피승수뿐만 아니라 부호 있는 승수와 부호 있는 피승수 또는 부호 없는 승수와 부호 없는 피승수를 곱할 수 있습니다.

	자료
	곱셈에는 많은 FPGA 리소스가 필요합니다. 상수를 사용한 Scaling의 경우 대신 SCALE 또는 ShiftLeft 연산자를 사용하십시오. 또한 대부분의 프레임 그래버에는 임베디드 산술 논리 장치(임베디드 승수)가 포함되어 있습니다. 리소스를 절약하려면 HWMULT 연산자를 사용하십시오.

Supported Link Format

Link Parameter	Input Link I1	Input Link I2	Output Link O
Bit Width	[1, 32] unsigned, [2, 32] signed	[1, 32] unsigned, [2, 32] signed	auto
Arithmetic	{unsigned, signed}	{unsigned, signed}	{unsigned, signed}
Parallelism	any	I1과 동일	I1과 동일
Kernel Columns	any	I1과 동일	I1과 동일
Kernel Rows	any	I1과 동일	I1과 동일
Img Protocol	{VALT_IMAGE2D, VALT_LINE1D, VALT_PIXEL0D}	I1과 동일	I1과 동일
Color Format	VAF_GRAY	I1과 동일	I1과 동일
Color Flavor	FL_NONE	I1과 동일	I1과 동일
Max. Img Width	any	I1과 동일	I1과 동일
Max. Img Height	any	I1과 동일	I1과 동일

	출력 Bit Width은 입력 Bit Width들의 합, 즉 I1에서의 Bit Width + I2에서의 Bit Width입니다.
	I1 또는 I2가 signed로 설정된 경우, O 역시 signed로 설정해야 합니다.