콘텐츠로 바로 가기

VisualApplets 3.2.0의 새로운 기능#

JPEG 압축 (압축 라이브러리 기능)#

새로운 JPEG 압축 연산자#

  • VisualApplets 새로운 JPEG 연산자 JPEG_Encoder를 제공합니다. 이 연산자는 8비트 그레이스케일 이미지에 대해 JPEG 압축을 수행합니다. 다음 하드웨어 플랫폼에서 사용할 수 있습니다:

    • microEnable 5 marathon 프레임 그래버
    • microEnable 5 ironman 프레임 그래버

도서관 JPEG 색상#

  • VisualApplets 컬러 이미지의 JPEG 압축을 지원하는 새로운 사용자 라이브러리인 JPEG_Color를 제공합니다. 이 라이브러리의 구성 요소들은 다음 하드웨어 플랫폼에 최적화되어 있습니다:
  • microEnable 5 marathon 프레임 그래버
  • microEnable 5 ironman 프레임 그래버

Tcl(전문가 기능)#

Script Collection#

  • VisualApplets 의 그래픽 사용자 인터페이스에는 ‘스크립트 모음(Script Collection) ’이라는 새로운 패널이 제공되며, 이를 통해 Tcl 사용자는 VA GUI를 벗어나지 않고도 Tcl 스크립트를 관리하고, 매개변수를 설정하며, 실행할 수 있습니다.

빌드 흐름을 위한 새로운 명령어#

VisualApplets 의 Tcl 기능에는 빌드 워크플로우를 위한 네 가지 새로운 명령어가 포함되어 있습니다:

  • Drc: 디자인 규칙 검사(DRC)의 첫 번째 단계를 시작하는 명령어.

  • Drc2: 디자인 규칙 검사(Design Rule Check)의 두 번째 단계를 시작하는 명령어.

  • SelectBuildConfiguration: 저장된 빌드 구성을 활성 빌드 구성으로 선택하는 명령어.

  • Build: 빌드 흐름을 시작하는 명령어.

  • Tcl 명령어 GetDesignProperty 현재 로드된 디자인의 파일 경로를 조회할 수 있도록 기능이 확장되었습니다. (8518)

  • 설계 창에서 각 링크에 대한 최대 데이터 처리량을 표시하도록 설정할 수 있습니다. 툴바의 버튼을 통해 이 표시 기능을 켜거나 끌 수 있습니다. 이 기능은 설계 단계에서 링크의 대역폭을 모니터링하고 계산하는 데 유용할 수 있습니다. ( ‘변경 사항 및 버그 수정/자동 대역폭 분석’ 섹션도 참조하십시오.)

Hierarchical Boxes#

  • 새로운 옵션인 ‘계층적 상자로 이동’을 사용하면 마우스 클릭을 통해 여러 요소를 선택하여 계층적 상자에 넣을 수 있습니다. (5128)
  • 계층적 박스의 입력 및 출력 포트 이름을 변경할 수 있습니다. 이름을 변경하려면 모듈 노드의 컨텍스트 메뉴를 사용하십시오. (3528)
  • 계층적 박스의 입력 및 출력 포트 순서를 재조정할 수 있습니다(컨텍스트 메뉴의 ‘포트 위로 이동’/‘포트 아래로 이동’ 옵션을 통해). 포트 순서를 재조정해도 계층적 박스의 기능에는 아무런 영향이 없습니다. 재조정된 포트는 이전과 동일하게 내부 및 외부 설계 요소에 연결됩니다.

User Library#

  • 이제 사용자 라이브러리 요소에 GUI 아이콘을 추가하고, 사용자 정의 라이브러리 요소 사용자를 위한 도움말 파일을 제공할 수 있습니다. (7776)
  • 사용자 라이브러리 요소의 입력 및 출력 포트 이름을 변경할 수 있습니다. 이름을 변경하려면 모듈 노드의 컨텍스트 메뉴를 사용하십시오. (3528)

Library Parameters#

  • 여러 라이브러리 매개변수 연산자가 이제 새로운 속성인 'Description'과 'Unit'을 지원합니다. (7857)
  • 보호된 사용자 라이브러리 요소 내에서, 라이브러리 ‘Parameters’의 연산자는 더 이상 VA Expert 또는 Parameters Library 라이선스가 필요하지 않습니다. 따라서 해당 모듈은 VA Expert 또는 Parameters Library 라이선스를 보유하지 않은 고객에게도 배포할 수 있습니다. (9244)

Operators#

CLHSSingleCamera#

  • CLHS 의 카메라 담당자 CLHSSingleCamera 기능이 확장되어 이제 RAW 촬영 형식도 지원합니다. RAW 모드에서는 카메라에서 전송되는 모든 라인 및 프레임 마커가 무시됩니다. “RAW” 모드는 복잡한 링크 구조를 지원하기 위해 사용되며, CLHSSingleCamera 연산자에서만 사용할 수 있습니다.
  • CLHS 촬영 기사 CLHSSingleCamera 이제 두 번째 선택적 출력 포트를 정의할 수 있습니다 헤더O 동적 구성을 지원하기 위해. 이 새로운 출력 포트는 헤더O 현재 처리 중인 비디오 패키지의 헤더 정보를 제공합니다. 이 포트는 64비트 너비의 픽셀 단위로 헤더 정보를 제공합니다.
  • Operator CLHSSingleCamera 이제 복잡한 링크 구조를 지원합니다.

SignalToPixel#

  • Operator SignalToPixel 변동 가능한 수의 입력 포트를 갖습니다(오퍼레이터 인스턴스당 최대 64개).

ABS#

  • Operator ABS 이제 색상 형식도 지원합니다. 색상 형식의 각 구성 요소는 별도로 처리됩니다. (2687)

ModuloCount#

  • Operator ModuloCount 이제 시뮬레이션에서도 줄 길이가 가변적이거나 빈 줄이 포함된 이미지를 지원합니다.
  • 매개변수에 대하여 Divisor, 32비트 제한이 해제되었습니다.

FrameMax#

  • Operator FrameMax 이제 줄 길이가 가변적이거나 빈 줄이 포함된 이미지도 지원합니다. (2692)
  • 운영자 시뮬레이션 FrameMax 이제 0D 및 1D 형식(이미지 프로토콜 VALT_IMAGE0D 및 VALT_IMAGE1D)에서도 올바르게 작동합니다.

FrameMin#

  • Operator FrameMin 이제 줄 길이가 가변적이거나 빈 줄이 포함된 이미지도 지원합니다. (2693)
  • 운영자 시뮬레이션 FrameMin 이제 0D 및 1D 형식(이미지 프로토콜 VALT_IMAGE0D 및 VALT_IMAGE1D)에서도 올바르게 작동합니다.

FrameSum#

  • Operator FrameSum 이제 비어 있지 않은 이미지에서도 가변 행 길이와 빈 행을 지원합니다. (2694)

RowMax#

  • Operator RowMax 이제 내용이 있는 이미지에서도 가변 줄 길이와 빈 줄을 지원합니다. (2696)
  • 운영자 시뮬레이션 RowMax 이제 0D 및 1D 형식(이미지 프로토콜 VALT_IMAGE0D 및 VALT_IMAGE1D)에서도 올바르게 작동합니다.

RowMin#

  • Operator RowMin 이제 비어 있지 않은 이미지에서도 가변적인 줄 길이와 빈 줄을 지원합니다. (2697)
  • 운영자 시뮬레이션 RowMin 이제 0D 및 1D 형식(이미지 프로토콜 VALT_IMAGE0D 및 VALT_IMAGE1D)에서도 올바르게 작동합니다.

RowSum#

  • Operator RowSum 이제 내용이 있는 이미지에서도 가변 행 길이와 빈 줄을 지원합니다. (2698)

히스토그램#

  • Operator Histogram 이제 줄 길이가 가변이거나 빈 줄이 포함된 이미지도 지원합니다. (3357)
  • 이제 이미지의 크기가 최대 이미지 너비보다 작아도 허용됩니다. (3357)

CameraControl#

  • CL 기본 모드에서, 작업자는 CameraControl, 포트 B: 포트 CC2와 CC4의 극성이 반전되었습니다. 이제 극성 동작이 포트 A와 동일하게 나타납니다. (9167)

MergeParallel#

  • 오퍼레이터는 MergeParallel 새로운 매개변수가 추가되었습니다 MergeMode 이는 병렬 입력 픽셀이 출력 링크에 어떻게 배열되는지를 정의합니다. (5862)

새로운 시뮬레이션 엔진#

  • VisualApplets 새로운 시뮬레이션 엔진이 탑재되어 있습니다. 이 새로운 엔진은 데이터 흐름을 매우 사실적으로 묘사하며, 차단된 이미지 데이터 스트림을 시뮬레이션할 수 있게 해줍니다. 기존 시뮬레이션 엔진을 선호하는 경우, 선택적으로 새로운 시뮬레이션 엔진을 비활성화할 수 있습니다. (메뉴의 ‘시스템 설정’ > ‘시뮬레이션’ > ‘데이터 흐름 동기화 시뮬레이션’에서 활성화/비활성화할 수 있습니다.)

GUI를 통해 넷리스트 스타일 선택 가능#

  • 이제 GUI에서 직접 넷리스트 생성 스타일을 선택할 수 있습니다. 메뉴 ‘설정(Settings)’ → ‘시스템 설정(System Settings)’ → ‘전역 빌드 특수 설정(Global Build Special Settings)’ → ‘합성된 설계 넷리스트의 스타일(Style of synthesized design netlists) ’에서 넷리스트 스타일을 ‘기본(Default) ’에서 ‘최적화(Optimized)’로 변경할 수 있습니다. 타이밍이 중요한 설계를 빌드할 때는 ‘최적화(Optimized)’를 사용하여 빌드 흐름에서 더 나은 타이밍 클로저를 달성할 수 있습니다. ‘최적화( VisualApplets )’는 대체 명명 체계를 사용하여 FPGA 넷리스트를 생성하며, 경우에 따라 ‘ Xilinx ’ 툴 흐름이 FPGA 상에서 더 나은 로직 분배를 생성하는 데 도움이 됩니다. ( 릴리스 노트 ‘ VisualApplets 3.1.1, 타이밍 제약 조건 충족을 위한 빌드/새 옵션’도 참조하십시오.) 이전 버전( VisualApplets 3.1.1부터)에서는 환경 변수 VA_NETLIST_STYLE을 통해 이미 ‘Optimized’ 모드를 사용할 수 있었습니다.

Ultrascale/Ultrascale+ FPGA 지원#

  • 임베디드 VisualApplets (eVA) 가 이제 Ultrascale 또는 Ultrascale+ FPGA를 사용하는 플랫폼을 지원합니다. (8458)