VisualApplets 릴리스 3.8.0의 알려진 문제점#

일반#

요약:	mE5 및 imaFlex 플랫폼의 리소스 추정치가 너무 낮을 수 있음
설명:	mE5 및 imaFlex 플랫폼의 경우, 일부 operator의 리소스 추정치(예: `Blob` 및 `Histogram`)는 사용된 block RAM의 수를 과소평가할 수 있습니다. 모듈 구성에 따라 실제 block RAM 리소스 사용량은 50% 이상 더 높을 수 있습니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	297790

요약:	디자인을 다른 하드웨어 플랫폼으로 변환할 때 하드웨어 종속 오퍼레이터 라이브러리를 사용하지 못할 수 있음
설명:	VisualApplets 디자인을 다른 하드웨어 플랫폼으로 변환할 때 특정 상황에 따라 대상 플랫폼용 하드웨어 종속 오퍼레이터 라이브러리를 사용하지 못할 수 있습니다.
해결 방법:	이 문제를 해결하려면 VisualApplets를 다시 시작하십시오.
티켓 ID:	–

요약:	*.va 파일 이름에는 ASCII 문자만 지원됨
설명:	*.va 파일 이름을 지정할 때는 ASCII 문자 기반의 글꼴만 사용할 수 있습니다. 즉, 예를 들어 아시아어, 키릴 문자, 그리스어 또는 아랍어 글꼴은 파일 이름에 지원되지 않습니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	–

요약:	CXP용 SDK: SISO_GenICam 라이브러리에 대한 액세스는 사용자가 프로그래밍해야 함
설명:	CXP용 SDK: SISO_GenICam 라이브러리에 대한 액세스는 자동으로 생성되지 않으며 사용자가 직접 프로그래밍해야 합니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	–

요약:	FPGA 디자인 클록 주파수를 높이면 빌드 시간이 길어질 수 있음
설명:	FPGA 디자인 클록 주파수를 높이면 타이밍 제약 조건을 충족할 수 없어 빌드 프로세스에 매우 오랜 시간이 걸리거나 실패할 수도 있습니다. 이는 VisualApplets 디자인의 내용에 따라 크게 달라집니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	8513

요약:	imaFlex 플랫폼의 사용자 정의 연산자는 메모리 인터페이스 쓰기 플래그를 지원하지 않습니다.
설명:	imaFlex 플랫폼에서 사용자 정의 연산자의 메모리 인터페이스는 쓰기 플래그를 지원하지 않습니다. 메모리 인터페이스 포트 `ivMemWrFlag` 및 `iMemWrFlagValid` 항상 0으로 설정됩니다.
해결 방법:	쓰기 플래그가 필요 없는 메모리 액세스 방식을 구현하십시오.
티켓 ID:	361865

설계 규칙 검사(DRC)#

요약:	계층형 박스 내의 M-타입 오퍼레이터가 입력 포트에 직접 연결된 경우 Design Rules Check 오류 발생
설명:	계층형 박스를 사용하는 경우 특정 상황에서 Design Rules Check 시 "오퍼레이터 ABC(계층형 박스)의 입력 XYZ는 NOP 등 O-타입 오퍼레이터에 연결되어야 합니다."라는 오류 메시지가 나타날 수 있습니다. 그 이유는 계층형 박스 내에 배치된 일부 M-타입 오퍼레이터는 계층형 박스의 입력 포트에 직접 연결할 수 없기 때문입니다. 이는 일부 특정 M-타입 오퍼레이터에만 해당됩니다.
해결 방법:	계층형 박스의 입력 포트와 M-타입 오퍼레이터의 입력 포트 사이에 NOP 오퍼레이터를 배치하여 (계층형 박스 내에서) 이 문제를 해결할 수 있습니다.
티켓 ID:	–

요약:	라인별 1D 시뮬레이션 모드 사용 시 Design Rules Check 오류 발생
설명:	이전 버전의 VisualApplets에서 Design Rules Check를 통과한 일부 디자인의 경우 최대 이미지 높이와 관련된 링크 오류가 보고될 수 있습니다. 특히 1D 처리가 포함되어 있고 새로운 라인별 시뮬레이션 모드가 활성화된(기본값) 경우에 이러한 현상이 발생할 수 있습니다. 그 이유는 라인별 모드에서는 일부 오퍼레이터가 입력 링크의 최대 이미지 높이를 이전과 다른 방식으로 출력 링크에 전파하기 때문입니다.
해결 방법:	레거시 시뮬레이션 모드로 변경하거나 최대 이미지 높이 값을 조정하기 위해 SetDimension 모듈을 추가하여 이 문제를 해결할 수 있습니다.
티켓 ID:	–

시뮬레이션#

요약:	라인별 1D 시뮬레이션 모드 사용 시 작동 시간 증가
설명:	일부 디자인의 경우 시뮬레이션 작동 시간이 이전 버전의 VisualApplets보다 훨씬 길어질 수 있습니다. 특히 1D 처리가 포함되어 있고, 새로운 라인별 시뮬레이션 모드가 활성화되어 있으며(기본값), 디자인에 많은 시뮬레이션 프로브가 포함된 경우에 이러한 현상이 발생할 수 있습니다.
해결 방법:	레거시 시뮬레이션 모드로 변경하거나 시뮬레이션 프로브 수를 줄여서 이 문제를 해결할 수 있습니다.
티켓 ID:	–

요약:	시뮬레이션 프로브에 큰 이미지가 표시되지 않음
설명:	시뮬레이션 프로브에 매우 큰 이미지가 포함된 경우 메모리 제한으로 인해 VisualApplets에서 이러한 이미지를 올바르게 표시하지 못할 수 있습니다. 이 경우 회색 이미지(즉, 모든 픽셀의 값이 205(0xCD)인 이미지)가 표시됩니다.
해결 방법:	시뮬레이션에는 더 작은 이미지를 사용하십시오.
티켓 ID:	6822

요약:	시뮬레이션에서는 2 GB 미만의 이미지만 지원됨
설명:	시뮬레이션 중 모든 이미지의 내부 버퍼 크기는 2 GB로 제한됩니다. 2 GB보다 큰 이미지로 시뮬레이션을 수행하면 오류 메시지와 함께 시뮬레이션이 중지됩니다.
해결 방법:	시뮬레이션에는 2 GB 미만의 이미지를 사용하십시오.
티켓 ID:	240989

요약:	시뮬레이션 프로브 뷰어에 로드된 RGB 이미지가 모노 이미지(8비트)로 저장될 수 있음
설명:	Simulation Probe Viewer에서 색상 채널 간에 동일한 값을 포함하는 RGB 이미지는 24비트 이미지가 아니라 모노 이미지(예: 8비트 이미지)로 저장됩니다.
해결 방법:	채널을 유지하려면 BMP 파일 형식으로 이미지를 저장하세요.
티켓 ID:	266977

Xilinx#

요약:	2026.1보다 이전 버전의 Vivado를 사용하여 imaFlex 설계를 빌드할 경우, 최적화 단계에서 오류가 발생할 수 있습니다.
설명:	때때로 Vivado 2026.1 이전 버전으로 imaFlex 설계를 빌드할 때 ‘최적화(Optimize )’ 단계에서 오류가 발생할 수 있습니다. 이 문제는 빌드 프로세스를 다시 실행하면 해결할 수 있습니다.
해결 방법:	Vivado 버전 2026.1을 사용하여 설계를 빌드하십시오. 이 버전을 사용하려면 구매한 ‘ Vivado Design Suite ’ 라이선스가 필요합니다. 또는 빌드 프로세스를 다시 실행하십시오. 빌드 디렉터리의 경로는 가능한 한 짧게 유지하십시오. ‘시스템 설정’ 대화 상자의 ‘전역 빌드’ 카테고리 > ‘애플릿 빌드 경로 설정’에서 빌드 디렉터리를 명시적으로 지정할 수 있습니다.
티켓 ID:	341870

요약:	Xilinx ISE 빌드 툴체인은 Windows 11을 지원하지 않음
설명:	Xilinx ISE 빌드 툴체인은 Windows 11을 지원하지 않습니다. 따라서 Xilinx ISE로는 VisualApplets 디자인을 빌드할 수 없습니다.
해결 방법:	Xilinx Vivado를 사용하여 애플릿을 빌드하십시오(Vivado는 Windows 11을 지원합니다). Vivado에서 지원하는 플랫폼에 대해서는 시스템 요구 사항 항목을 참조하십시오. 이 포럼 토론에서는 공식적으로 지원되지 않음에도 불구하고 Windows 11에서 ISE를 설치하는 몇 가지 방법을 확인할 수 있습니다.
티켓 ID:	236990

요약:	VisualApplets Vivado 2025.1 및 2025.2를 사용한 imaFlex CXP-12 플랫폼의 빌드 설계를 금지합니다.
설명:	VisualApplets Vivado 2025.1 및 2025.2 버전으로는 imaFlex CXP-12 플랫폼용 설계 생성을 지원하지 않습니다. 해당 버전으로 생성된 설계는 정상적으로 작동하지 않기 때문입니다.
해결 방법:	모든 imaFlex CXP-12 플랫폼은 Vivado 2023.2부터 2024.2까지의 버전 또는 2026.1 이상의 버전으로 빌드해야 합니다. 유일한 예외는 imaFlex 2 Dual 100 플랫폼입니다. 이 플랫폼용 설계는 Vivado 2025.2 이상의 버전으로 빌드해야 합니다. Vivado 2026.1 이상의 버전을 사용하려면 구매한 Vivado Design Suite 라이선스가 필요합니다.
티켓 ID:	341684 / 348084

요약:	특정 Xilinx Vivado 버전에서는 mE 5 marathon VCL 및 mE 5 marathon VCLx 플랫폼용 앱릿을 빌드할 수 없음
설명:	microEnable 5 marathon VCL 및 microEnable 5 marathon VCLx 플랫폼용 앱릿은 2020.2와 2021.1 사이의 Vivado 버전으로 빌드할 수 없습니다.
해결 방법:	이 문제는 Xilinx Vivado 버전 2021.2에서 수정되었습니다. 따라서 이 문제를 방지하려면 Vivado 버전 2021.2 이상을 사용하십시오.
티켓 ID:	217879

요약:	앱릿 빌드 시 Xilinx Vivado 경고
설명:	Xilinx Vivado 도구를 사용하여 앱릿을 빌드할 때 (LinkDesign 빌드 단계에서) 치명적인 경고가 발생할 수 있습니다. 이 경고는 Xilinx 툴체인 내의 문제로 인해 발생합니다. 이 문제는 Xilinx에 알려져 있으며 수정 작업이 진행 중입니다. 예: `CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint for instances …/PART1174 and …/PART1175. Illegal to place instance …/PART1174 on site SLICE_X2Y0. The location site type does not match the instance type. Instance …/PART1174 belongs to a shape with reference instance …/PART1175. Shape elements have relative placement respect to each other. The invalid location might result from a constraint on any of the instances in the shape.`
해결 방법:	경고를 무시하세요. 이 문제는 VisualApplets에서 생성된 디자인에 치명적이지 않습니다.
티켓 ID:	–

Library Blob#

Blob_Analysis_1D Operator#

요약:	Blob_Analysis_1D 연산자: 객체 크기가 최대값을 초과한다는 플래그가 설정됨 (예상치 않음)
설명:	정의된 최대 크기를 초과하여 개체가 잘린 경우 `max_object_height_bits` 파라미터의 경우, 해당 `object size exceeds maximum` 플래그는 이전 객체가 아닌 잘린(truncated) 객체에 설정됩니다.
해결 방법:	새로운 `BlobDetector1D` operator를 대신 사용하십시오. 이 문제는 새 operator에서 해결되었습니다.
티켓 ID:	9685

요약:	Blob_Analysis_1D 연산자는 레이블 오버플로 플래그를 설정하지 않습니다.
설명:	The `label overflow` 모든 라벨이 사용 중이며 현재 개체에 태그를 지정할 수 없음을 나타내는 플래그는 절대 설정되지 않습니다.
해결 방법:	새로운 `BlobDetector1D` operator를 대신 사용하십시오. 이 문제는 새 operator에서 해결되었습니다.
티켓 ID:	9691

요약:	Blob_Analysis_1D 연산자는 행당 정의된 수보다 20개 적은 레이블만 허용합니다.
설명:	에 의해 정의된 사용 가능한 레이블의 수는 `Label_bits` 매개변수만큼 20개 줄어듭니다. 예를 들어, `Label_bits` 5로 설정된 경우, 예상했던 32개(2^5)가 아니라 12개(2^5 - 20)의 레이블만 사용할 수 있습니다.
해결 방법:	새로운 `BlobDetector1D` operator를 대신 사용하십시오. 이 문제는 새 operator에서 해결되었습니다.
티켓 ID:	9688

요약:	Blob_Analysis_1D 연산자의 시뮬레이션 결과가 하드웨어 동작과 일치하지 않습니다.
설명:	객체 피처 출력 순서는 하드웨어와 소프트웨어에서 다를 수 있습니다. 하드웨어 출력은 VisualApplets에서 시뮬레이션할 수 없는 데이터 타이밍에 따라 달라지기 때문입니다. 또한 FlushI 입력은 이미지 데이터 입력과 비동기식이므로, 완성된 출력 프레임이 현실적인 방식으로 시뮬레이션되지 않을 수 있습니다.
해결 방법:	새로운 `BlobDetector1D` operator를 대신 사용하십시오. 이 문제는 새 operator에서 해결되었습니다.
티켓 ID:	7709

Library Color#

요약:	일부 색상 변환이 예상대로 작동하지 않음
설명:	의 operator 컬러 라이브러리는 신중하게 사용해야 합니다. 일부 색상 변환은 사용자의 예상과 다르게 작동할 수 있습니다: HSI2RGB는 HSL -> RGB로 변환합니다. RGB2YUV는 RGB -> YCbCr로 변환합니다. XYZ2LAB은 다음 정의에 따른 상수를 사용합니다: www.easyrgb.com
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	–

ColorTransform Operator#

요약:	음수 변환 계수에 대한 제한 사항
설명:	The `ColorTransform` 연산자는 입력 형식호가 부호 있는(signed) 형식, 또는 계수가 정적인 경우에만 음수 변환 계수를 지원합니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	251344

BAYER5x5Linear Operator#

요약:	VisualApplets 에서 BAYER5x5Linear에 대한 자원 추정치는 다음의 추정치와 다릅니다. Xilinx
설명:	`BAYER5x5Linear`: 경우에 따라 VisualApplets에서 이 operator에 대한 리소스 견적(in FPGA 리소스 사용량 대화 상자)은 Place & Route 이후 Xilinx 툴에 표시되는 견적과 다를 수 있습니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	6426

라이브러리 압축#

JPEG_Encoder Operator#

요약:	JPEG_Encoder 연산자의 출력 전송은 실제 이미지 데이터 전송보다 먼저 시작됩니다.
설명:	오퍼레이터: 이미지 처리 속도(대역폭)를 최적화하기 위해, 오퍼레이터는 헤더 생성이 활성화되는 즉시 — 이미지 데이터가 오퍼레이터의 입력 단에 도달하기 전이라도 — 헤더를 출력합니다. 이렇게 하면 헤더가 미리 전송되므로, 헤더 데이터의 전송이 이미지 데이터의 전송을 방해하지 않습니다. 이 방식의 단점은 운영자의 출력 전송이 실제 이미지 데이터 전송보다 먼저 시작된다는 점입니다. 이로 인해 특정 상황에서는 다음과 같은 문제가 발생할 수 있습니다: 다음 항목을 사용하는 경우 `SourceSelector` 직후의 operator `JPEG_Encoder`: `SourceSelector` 연산자는 헤더 데이터를 수신하는 즉시 부분적으로 처리된 프레임을 등록합니다. 따라서 `SourceSelector` 이미지 데이터를 가져오도록 전환됨 `JPEG_Encoder`, `SourceSelector` 항상 미완성 프레임을 감지하기 때문에 다른 소스로 전환할 수 없습니다. 또한, 헤더 생성이 활성화된 상태에서 `SourceSelector` 다른 소스에서 다음으로 전환됨 `JPEG_Encoder` 채널을 사용하는 경우 첫 번째 이미지가 손실됩니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	–

Library Filter#

FIRKernelNxM Operator#

요약:	FIRKernelNxM 연산자 사용 시 처리 오류가 발생할 수 있습니다
설명:	The `FIRKernelNxM` operator may cause processing errors in case the `EdgeHandling` parameter is set to constant, the number of columns > 2*Parallelism, the number of kernel columns is an even number, and Parallelism > 1. The error can be monitored at the left border of an image, where wrong pixel data is used at the kernel positions inside the frame.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	2939

Library Hardware Platforms#

Trigger Operators#

요약:	Trigger Operators May Cause Spikes at the Trigger Output Line
설명:	Trigger operators may cause spikes at the trigger output line during initialization phase when loading the applet onto the frame grabber.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	–

ImageBufferMultiRoiDyn Operator#

요약:	Timing Errors with Small Images
설명:	The `ImageBufferMultiRoiDyn` operator may cause timing errors in case of very small input images.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	–

Memory Library#

요약:	URAM을 사용하는 오퍼레이터는 타이밍 요구 사항을 충족하지 못할 수 있습니다
설명:	~의 모듈이 `ImageFifo`, `LineMemory`, `FrameMemory`, 또는 `LUT` 연산자가 여러 개의 UltraRAM(URAM) FPGA 리소스를 사용하는 경우, 애플릿을 빌드할 때 설계가 타이밍 요구 사항을 충족하지 못할 수 있습니다. 예를 들어, 연산자가 깊은 버퍼를 위해 URAM 리소스를 계단식으로 연결할 때 이러한 현상이 발생할 수 있습니다.
해결 방법:	사용 가능한 해결 방법이 없습니다.
티켓 ID:	364659

CoefficientBuffer 연산자#

요약:	시뮬레이션에서 48비트 RGB 이미지를 생성할 때 CoefficientBuffer 연산자가 24비트 RGB 이미지를 불러올 수 없음
설명:	다음 기능을 사용할 때 `CoefficientBuffer` 48비트 RGB 이미지를 생성하는 연산자의 경우, 시뮬레이션에서 해당 연산자를 초기화하기 위해 24비트 RGB 이미지를 불러올 수 없습니다. 또한 런타임 시 24비트 RGB를 48비트 RGB로 매핑하는 기능도 지원되지 않습니다.
해결 방법:	의 출력 링크를 설정하십시오. `CoefficientBuffer` 연산자를 흑백 형식으로 변환합니다. 이미지 데이터를 흑백으로 변환하여 해당 데이터를 `CoefficientBuffer` 모듈. 그런 다음 해당 모듈의 출력을 `CoefficientBuffer` RGB48 연산자.
티켓 ID:	215233