VisualApplets Release 3.2.1 Known Issues#
Vivado 2017.2 또는 Vivado 2017.3이 설치된 PC의 Windows 10 Fall Creators 업데이트(버전 1709)
Xilinx Vivado 2017.2 또는 2017.3 설치를 다시 정상 작동시키려면 Xilinx Support에서 제공하는 임시 해결 방법(work-around)을 따르십시오. (https://www.xilinx.com/support/answers/69908.html 참조)
2017-07-10자 Windows 10 x64(버전 1803) 누적 업데이트(KB4338819), 그리고 2017.4보다 오래된 ISE 14.7 또는 Vivado가 설치된 PC
위의 Windows 10 업데이트를 설치하면 Vivado 2017.4 이전의 Xilinx 툴을 사용할 때 이후 빌드 플로우가 정상적으로 작동하지 않을 수 있습니다. 따라서 VisualApplets로 생성한 디자인을 빌드하지 못할 수 있습니다.
Vivado 2017.4보다 오래된 Vivado 버전의 경우, Xilinx 툴 체인의 로그 출력에 일부 블랙박스 인스턴스에 정의되지 않은 내용이 있다는 오류 메시지가 표시될 수 있습니다. ISE®의 경우 Xilinx 툴 버전을 전혀 확인할 수 없으며 FPGA Type Check가 실패합니다. 단, ISE®의 32비트 툴 체인은 정상 작동합니다(빌드 설정 변경: Xilinx 설정 배치 파일로 settings64.bat 대신 settings32.bat 사용).
Follow the work-around provided by Xilinx Support to make the ISE installation work again (See https://www.xilinx.com/support/answers/62380.html, section ISE 14.7 64bit - Turning off SmartHeap). The same work-around can be used for Vivado where you need to perform the file substitution actions in the folder \<VivadoInstallDir>/ids_lite/ISE/lib/nt64. |
-
Programs 디렉터리(Windows)에 VisualApplets를 사용자 독립적으로 설치하면 액세스 문제가 발생합니다.
-
Xilinx Vivado Tools를 사용하여 앱릿을 빌드할 때 중요한 경고(빌드 단계 LinkDesign)가 발생할 수 있습니다. 이 경고는 Xilinx 툴체인 내의 문제로 인해 발생합니다. 이 문제는 Xilinx에 알려져 있으며 수정 작업이 진행 중입니다. 그러나 이 문제는 VisualApplets에서 생성한 디자인에 치명적이지 않으므로 경고를 무시해도 됩니다. 예시:
CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint for instances …/PART1174 and …/PART1175. Illegal to place instance …/PART1174 on site SLICE_X2Y0. The location site type does not match the instance type. Instance …/PART1174 belongs to a shape with reference instance …/PART1175. Shape elements have relative placement respect to each other. The invalid location might results from a constraint on any of the instance in the shape.. -
파일 이름: *.va 파일 이름을 지정할 때는 ASCII 문자 기반의 폰트만 사용할 수 있습니다. 즉, 파일 이름에는 아시아어, 키릴 문자, 그리스어 또는 아랍어 폰트 등이 지원되지 않습니다.
-
처음 시작된 VisualApplets 인스턴스만 구성을 저장할 수 있습니다. 나중에 시작된 모든 VisualApplets 인스턴스는 인스턴스가 닫힐 때 폐기되는 임시 구성만 갖습니다. 이는 예를 들어 빌드 설정, 라이브러리 설정, 시스템 설정, 일반 VisualApplets 설정 등에 적용됩니다.
-
Hierarchical Boxes: 계층형 상자를 사용하는 경우 특정 상황에서 Design Rule Check 시 다음과 같은 오류 메시지가 표시될 수 있습니다. "The input XYZ of the operator ABC (hierarchical box) must be connected to an O-type operator, e.g., NOP." 그 이유는 계층형 상자 내부에 배치된 일부 M형 오퍼레이터가 계층형 상자의 입력 포트에 직접 연결될 수 없기 때문입니다. 이는 특정 M형 오퍼레이터에만 해당됩니다. 계층형 상자의 입력 포트와 M형 오퍼레이터의 입력 포트 사이에 NOP 오퍼레이터를 배치하면 이 문제를 해결할 수 있습니다.
-
CXP용 SDK: SISO_GenICam 라이브러리에 대한 액세스는 자동으로 생성되지 않으며 사용자가 직접 프로그래밍해야 합니다.
-
microEnable 5 플랫폼용 앱릿은 앱릿을 변경하기 위해 펌웨어 플래셔 툴(microDiagnostics)을 통해 프레임 그래버에 로드해야 합니다.
-
Color 라이브러리의 오퍼레이터는 주의해서 사용해야 합니다. 일부 색상 변환은 사용자의 예상과 다르게 작동할 수 있습니다.
- HSI2RGB는 HSL -> RGB로 변환하고,
- RGB2YUV는 RGB -> YCbCr로 변환하며,
- XYZ2LAB은 다음 정의에 따른 상수를 사용합니다: www.easyrgb.com
-
오퍼레이터
FIRKernelNxM파라미터가EdgeHandlingconstant로 설정되고, 열의 수 > 2*Parallelism이며, 커널 열의 수가 짝수이고, Parallelism > 1인 경우 프로세싱 오류를 유발할 수 있습니다. 오류는 이미지의 왼쪽 경계에서 모니터링할 수 있으며, 여기서 프레임 내의 커널 위치에 잘못된 픽셀 데이터가 사용됩니다. -
시뮬레이션 오류가 발생한 후에는 시뮬레이션 조건을 재설정해야 합니다.
-
프레임 그래버에 앱렛을 로드하는 초기화 단계에서 트리거 연산자로 인해 트리거 출력 라인에 스파이크가 발생할 수 있습니다.
-
운영 체제 Microsoft Windows 8 및 7 32비트/64비트, Microsoft Windows Vista 32비트/64비트, Microsoft Windows XP 64비트에 관한 중요한 참고 사항: 사용자 폴더를 대상 폴더로 지정하는 것이 필수적이며 권장됩니다. 또는 모든 액세스 권한이 있는 다른 폴더를 사용할 수도 있습니다.
-
DMA 리소스 인덱스는 0부터 시작해야 하며 연속해서 번호가 매겨져야 합니다. 이는 DRC에 의해 확인됩니다.
-
Operator
ImageBufferMultiRoiDyn입력 이미지가 매우 작을 경우 타이밍 오류를 유발할 수 있습니다. -
Operator
ImageSequence빌드 오류(타이밍 오류)가 발생할 수 있습니다. (2422) -
BAYER5x5Linear: 경우에 따라 VisualApplets에서 이 operator에 대한 리소스 예측이 (대화상자 FPGA Resource Usage)은 Place & Route 이후 Xilinx 툴에 표시되는 예상치와 다를 수 있습니다. (6426) -
경우에 따라 디자인의 플랫폼을 변경하면 디자인 규칙 검사(design rules check) 중에 "Invalid parameter value: RamDataWidth is not accepted" 오류 메시지가 발생할 수 있습니다. 이는 새 대상 플랫폼의 메모리 레이아웃이 이전 플랫폼과 다를 때 RAM 리소스를 사용하는 모듈에서 발생할 수 있습니다. 이를 해결하려면 디자인을 저장하고 다시 로드하십시오. (8708)
-
오퍼레이터
ModuloCount: 파라미터Devisor이론적으로 최대 64비트 값으로 설정할 수 있지만, 32비트를 초과하는 값으로 매개변수화하면 시뮬레이션 중에 VisualApplets가 중단됩니다. (8901) -
오퍼레이터
RemovePixel(Library Synchronization): 특정 상황에서는 EoF 모드에서 빈 라인이 삭제될 수 있습니다. (9220) -
오퍼레이터
SampleDn(Library Base): 샘플링 팩터에 따른 이미지 자르기(truncation)SampleDn올바르지 않습니다. Parallelism 및 X 샘플링 인수에 따라 최대 너비로 자르기(truncation)만 수행됩니다. 이미지는 최대 출력 너비보다 클 수 없습니다. (7752) -
오퍼레이터
Blob_Analysis_1D(Library Blob): 파라미터max_object_height_bits31비트 이하이어야 합니다. 그렇지 않으면 디자인 규칙 검사 중에 오류가 발생합니다. (8880) -
사용자 정의 연산자, 메모리 액세스: 특정 액세스 패턴의 경우, VisualApplets 버전 3.0.6, 3.1, 3.1.1 및 3.1.2에서 사용자 정의 연산자 외부의 메모리 액세스로 인해 데이터 손상이 발생했습니다. 이 문제는 VisualApplets 버전 3.2에서 수정되었습니다.
-
오퍼레이터
GPO(플랫폼별 라이브러리): 다음의 경우GPO커넥터 pin[N]에 대한 연산자가 VisualApplets 디자인 내에 인스턴스화되지 않은 경우, 해당 커넥터 pin[N]은 전기적 0을 구동합니다. 이 상황을 방지하려면GPO사용하지 않는 핀에 대한 연산자를 인스턴스화하고VCC연산자. 이 문제는 VA 3.2를 포함한 이전의 모든 VisualApplets 버전에 적용됩니다. -
TCL 명령어
CopySelected및CutSelectedVisualApplets 버전 3.2.0에서 작동하지 않습니다. (9595) -
FPGA 디자인 클록 주파수를 높이면 타이밍 제약 조건을 충족할 수 없어 빌드 프로세스가 매우 오래 걸리거나 실패할 수 있습니다. 이는 VisualApplets 디자인의 내용에 크게 좌우됩니다. (8513)
-
오퍼레이터
JPEG_Encoder: 이미지 처리량(대역폭)을 최적화하기 위해, 연산자는 헤더 생성이 활성화되는 즉시—이미지 데이터가 연산자의 입력에 도착하기도 전에—헤더를 출력합니다. 이렇게 하면 헤더가 미리 전송되므로 헤더 데이터 전송이 이미지 데이터 전송을 중단시키지 않습니다. 이 방식의 단점은 연산자의 출력 전송이 실제 이미지 데이터 전송보다 일찍 시작된다는 점입니다. 이로 인해 특정 상황에서 문제가 발생할 수 있습니다.-
연산자 사용 중
SourceSelector직후에JPEG_Encoder: OperatorSourceSelector헤더 데이터를 받는 즉시 부분적으로 처리된 프레임을 등록합니다. 따라서SourceSelector이(가) 이미지 데이터를 가져오는 소스를JPEG_Encoder,SourceSelector(으)로 전환하는 경우, 항상 완료되지 않은 프레임을 감지하므로 다른 소스로 전환할 수 없습니다. 또한 헤더 생성이 활성화된 상태에서SourceSelector이(가) 다른 소스에서JPEG_Encoder채널로 전환될 때 첫 번째 이미지가 유실됩니다. -
지연 시간을 측정하려면 다음 operator를 사용하십시오.
FrameEndToSignal(대신에FrameStartToSignal및SignalToDelay). -
eVA 장치에서 작업하는 경우 센서 전송이 시작되기 전에 출력이 데이터 전송을 수신할 수 있는지 확인하십시오.
-
-
mE5-MA-VCL 및 mE5-MA-VCLx 플랫폼용 Applet은 Vivado 2020.2로 빌드할 수 없습니다. VisualApplets 3.2.1에서 해당 플랫폼을 지원하는 최신 Vivado 버전은 Vivado 2020.1입니다. (9848)
-
2GB보다 큰 이미지로 디자인을 시뮬레이션할 경우 VisualApplets가 중단될 수 있습니다. 임시 해결책으로, 시뮬레이션에는 2GB보다 작은 이미지를 사용하고 VisualApplets를 버전 3.3.2 이상으로 업그레이드하십시오. 버전 3.3.2부터는 VisualApplets가 중단되지 않지만, 2GB보다 큰 이미지로 시뮬레이션을 실행하면 오류 메시지가 나타납니다. (240989)