콘텐츠로 바로 가기

VisualApplets 3.2.1 버전의 알려진 문제점#

Vivado 2017.2 또는 Vivado 2017.3이 설치된 PC에서의 Windows 10 Fall Creators 업데이트(버전 1709)

Xilinx Vivado 버전 2017.2 또는 2017.3이 설치된 PC에 Windows 10 Fall Creators 업데이트(버전 1709)를 설치하면, 이후 Xilinx Vivado가 정상적으로 작동하지 않을 수 있습니다. 따라서 VisualApplets로 생성한 디자인을 빌드하지 못할 수 있습니다. |

Xilinx Vivado 2017.2 또는 Vivado 2017.3 설치를 정상적으로 복구하려면 Xilinx 지원에서 제공하는 임시 해결 방법(work-around)을 따르십시오(https://www.xilinx.com/support/answers/69908.html 참조).

ISE 14.7 또는 2017.4 이전 버전의 Vivado가 설치된 PC에서의 Windows 10 x64(버전 1803) 2017-07-10 누적 업데이트(KB4338819)

위의 Windows 10 업데이트를 설치하면 Vivado 2017.4 이전의 Xilinx 툴을 사용할 때 빌드 흐름이 제대로 작동하지 않을 수 있습니다. 따라서 VisualApplets로 생성한 디자인을 빌드하지 못할 수 있습니다.

Vivado 2017.4 이전 버전의 경우, Xilinx 툴 체인의 로그 출력에 일부 블랙 박스 인스턴스에 정의되지 않은 콘텐츠가 있다는 오류 메시지가 표시될 수 있습니다. ISE®의 경우 Xilinx 툴 버전을 전혀 확인할 수 없으며 FPGA 타입 검사가 실패합니다. 단, ISE®의 32비트 툴 체인은 정상 작동합니다(빌드 설정 변경: Xilinx 설정 배치 파일로 settings64.bat 대신 settings32.bat 사용).

Follow the work-around provided by Xilinx Support to make the ISE installation work again (See https://www.xilinx.com/support/answers/62380.html, section ISE 14.7 64bit - Turning off SmartHeap). The same work-around can be used for Vivado where you need to perform the file substitution actions in the folder \<VivadoInstallDir>/ids_lite/ISE/lib/nt64. |

  1. 프로그램 디렉터리(Windows)에 VisualApplets를 사용자 독립적으로 설치하면 액세스 문제가 발생합니다.

  2. Xilinx Vivado Tools를 사용하여 applet을 빌드할 때 중요한 경고(빌드 단계 LinkDesign 중)가 발생할 수 있습니다. 이 경고는 Xilinx 툴 체인 내의 문제로 인해 발생합니다. 이 문제는 Xilinx에 알려져 있으며 수정이 진행 중입니다. 그러나 이 문제는 VisualApplets에서 생성된 디자인에 치명적이지 않으므로 경고를 무시해도 됩니다. 예시:

    CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint
for instances …/PART1174 and …/PART1175. Illegal to place instance
…/PART1174 on site SLICE_X2Y0. The location site type does not match the
instance type. Instance …/PART1174 belongs to a shape with reference instance
…/PART1175. Shape elements have relative placement respect to each other.
The invalid location might results from a constraint on any of the instance
in the shape..

  3. 파일 이름: *.va 파일 이름 지정 시 ASCII 문자 기반 글꼴만 사용할 수 있습니다. 즉, 아시아, 키릴, 그리스 또는 아랍어 글꼴은 파일 이름으로 지원되지 않습니다.

  4. VisualApplets의 처음 시작된 인스턴스만 구성을 저장할 수 있습니다. 나중에 시작된 모든 VisualApplets 인스턴스는 인스턴스가 닫힐 때 폐기되는 임시 구성만 갖습니다. 이는 빌드 설정, 라이브러리 설정, 시스템 설정, 일반 VisualApplets 설정 등에 적용됩니다.

  5. 계층형 박스(Hierarchical Boxes): 계층형 박스를 사용할 때 특정 상황에서 디자인 규칙 검사(Design Rule Check)에서 "연산자 ABC(계층형 박스)의 입력 XYZ는 NOP 등 O형 연산자에 연결해야 합니다."라는 오류 메시지가 나타날 수 있습니다. 그 이유는 계층형 박스 내부에 배치된 일부 M형 연산자가 계층형 박스의 입력 포트에 직접 연결될 수 없기 때문입니다. 이는 일부 특정 M형 연산자에만 해당됩니다. 계층형 박스의 입력 포트와 M형 연산자의 입력 포트 사이에 NOP 연산자를 배치하여 (계층형 박스 내에서) 이 문제를 해결할 수 있습니다.

  6. CXP용 SDK: SISO_GenICam 라이브러리에 대한 액세스는 자동으로 생성되지 않으며 사용자가 직접 프로그래밍해야 합니다.

  7. microEnable 5 플랫폼용 앱렛을 변경하려면 Firmware flasher 툴(microDiagnostics)을 통해 프레임 그래버에 로드해야 합니다.

  8. 컬러 라이브러리의 연산자는 주의해서 사용해야 합니다. 일부 색상 변환은 사용자가 예상하는 대로 작동하지 않습니다.

    • HSI2RGB는 HSL -> RGB로 변환하며,
    • RGB2YUV는 RGB->YCbCr로 변환합니다.
    • XYZ2LAB은 다음 정의에 따라 상수를 사용합니다: www.easyrgb.com

  9. Operator FIRKernelNxM 파라미터가 상수로 설정되어 있고, 열 수 > 2*Parallelism이며, 커널 열 수가 짝수이고, Parallelism > 1인 경우 처리 오류를 유발할 수 있습니다. 이 오류는 이미지의 왼쪽 테두리에서 모니터링할 수 있으며, 여기서는 프레임 내의 커널 위치에서 잘못된 픽셀 데이터가 사용됩니다. EdgeHandling 이 상수로 설정되어 있고, 열 수가 2*병렬도보다 크며, 커널 열 수가 짝수이고, 병렬도가 1보다 클 때 발생합니다. 이 오류는 이미지의 왼쪽 가장자리에서 확인할 수 있는데, 이 부분에서는 프레임 내 커널 위치에 잘못된 픽셀 데이터가 사용됩니다.

  10. 시뮬레이션 오류가 발생한 후에는 시뮬레이션 조건을 재설정해야 합니다.

  11. Trigger operators may cause spikes at the trigger output line during initialization phase when loading the applet onto the frame grabber.

  12. 운영 체제 Microsoft Windows 8 및 7 32비트/64비트, Microsoft Windows Vista 32비트/64비트, Microsoft Windows XP 64비트에 대한 중요 참고 사항: 사용자 폴더를 대상 폴더로 지정하는 것이 필수적이며 권장됩니다. 또는 모든 액세스 권한이 있는 다른 폴더를 사용할 수도 있습니다.

  13. DMA 리소스 인덱스는 0부터 시작하여 연속적으로 번호가 매겨져야 합니다. 이는 DRC에 의해 검사됩니다.

  14. 오퍼레이터는 ImageBufferMultiRoiDyn 입력 이미지가 매우 작을 경우 타이밍 오류를 유발할 수 있습니다.

  15. 오퍼레이터는 ImageSequence 빌드 오류(타이밍 오류)를 유발할 수 있습니다. (2422)

  16. BAYER5x5Linear: 경우에 따라 이 연산자에 대한 VisualApplets의 리소스 예측이 (대화상자 FPGA 리소스 사용량)은(는) Place & Route 후 Xilinx 툴에 표시되는 추정치와 다를 수 있습니다. (6426)

  17. 경우에 따라 디자인 플랫폼을 변경하면 디자인 규칙 검사 중에 "Invalid parameter value: RamDataWidth is not accepted" 오류 메시지가 표시될 수 있습니다. 이는 새로운 대상 플랫폼이 이전 플랫폼과 다른 메모리 레이아웃을 가질 때 리소스 RAM을 사용하는 모듈에서 발생할 수 있습니다. 이 문제를 해결하려면 디자인을 저장하고 다시 로드하십시오. (8708)

  18. Operator ModuloCount: 매개변수 Devisor 이론적으로 최대 64비트 값까지 설정할 수 있지만, 32비트를 초과하는 값으로 매개변수화하면 시뮬레이션 중에 VisualApplets가 중단됩니다. (8901)

  19. Operator RemovePixel (라이브러리 동기화): 특정 상황에서 EoF 모드에서 빈 줄이 삭제될 수 있습니다. (9220)

  20. Operator SampleDn (Library Base): [ ]에서 샘플링 계수에 따라 이미지가 잘리는 현상 SampleDn 이(가) 올바르지 않습니다. Parallelism 및 X 샘플링 팩터에 따라 최대 너비까지만 절삭이 수행됩니다. 이미지는 최대 출력 너비보다 클 수 없습니다. (7752)

  21. Operator Blob_Analysis_1D (라이브러리 블롭): 매개변수 max_object_height_bits 은(는) 31비트 이하이어야 합니다. 그렇지 않으면 디자인 규칙 검사(design rules check) 중에 오류가 발생합니다. (8880)

  22. 커스텀 operator, 메모리 액세스: 특정 액세스 패턴의 경우, VisualApplets 버전 3.0.6, 3.1, 3.1.1 및 3.1.2에서 커스텀 operator 외부의 메모리 액세스로 인해 데이터 손상이 발생했습니다. 이 문제는 VisualApplets 버전 3.2에서 수정되었습니다.

  23. Operator GPO (플랫폼 종속 라이브러리): GPO 커넥터 핀[N]에 대한 operator이(가) VisualApplets 디자인 내에 인스턴스화되지 않은 경우, 해당 커넥터 핀[N]은 전기적 0(electrical zero)을 출력합니다. 이 상황을 방지하려면 사용하지 않는 핀에 대해 GPO operator을(를) 인스턴스화하고 VCC operator을(를) 통해 소스를 공급하세요. 이 문제는 VA 3.2를 포함한 이전의 모든 VisualApplets 버전에 적용됩니다.

  24. TCL 명령어 CopySelected 및 CutSelected 는 VisualApplets Version 3.2.0에서 작동하지 않습니다. (9595)

  25. FPGA 설계 클럭 주파수를 높이면 타이밍 제약 조건을 충족하지 못해 빌드 프로세스가 매우 오래 걸리거나 심지어 실패할 수도 있습니다. 이는 ‘ VisualApplets ’ 설계의 내용에 따라 크게 달라집니다. (8513)

  26. Operator JPEG_Encoder: 이미지 처리 속도(대역폭)를 최적화하기 위해, 운영자는 헤더 생성이 활성화되는 즉시 — 이미지 데이터가 운영자의 입력 단자로 도착하기 전이라도 — 헤더를 출력합니다. 이렇게 하면 헤더가 미리 전송되므로, 헤더 데이터 전송이 이미지 데이터 전송을 방해하지 않습니다. 이 방식의 단점은 운영자의 출력 전송이 실제 이미지 데이터 전송보다 먼저 시작된다는 점입니다. 이로 인해 특정 상황에서는 문제가 발생할 수 있습니다:

    • 연산자 사용 SourceSelector 바로 다음에 JPEG_Encoder: 오퍼레이터는 SourceSelector 헤더 데이터를 수신하는 즉시 부분적으로 처리된 프레임을 등록합니다. 따라서 SourceSelector 이미지 데이터를 가져오도록 전환됨 JPEG_Encoder, SourceSelector 미완료 프레임을 지속적으로 감지하므로 다른 소스로 전환할 수 없습니다. 또한 헤더 생성이 활성화되어 있고 SourceSelector 다른 소스에서 다음으로 전환됨 JPEG_Encoder 채널을 사용하는 경우 첫 번째 이미지가 손실됩니다.

    • 지연 시간을 측정하려면 다음 연산자를 사용하십시오. FrameEndToSignal (대신 FrameStartToSignal 및 SignalToDelay).

    • eVA 기기를 사용할 경우, 센서 데이터 전송을 시작하기 전에 기기의 출력 단자가 데이터 수신이 가능한 상태인지 반드시 확인해 주십시오.

  27. mE5-MA-VCL 및 mE5-MA-VCLx 플랫폼용 애플릿은 Vivado 2020.2로 빌드할 수 없습니다. VisualApplets 3.2.1에서 해당 플랫폼에 대해 지원되는 최신 Vivado 버전은 Vivado 2020.1입니다. (9848)

  28. 2GB보다 큰 이미지로 디자인을 시뮬레이션할 때 VisualApplets가 중단될 수 있습니다. 해결 방법으로 시뮬레이션에 2GB보다 작은 이미지를 사용하고 VisualApplets를 버전 3.3.2 이상으로 업그레이드하십시오. 버전 3.3.2부터는 VisualApplets가 더 이상 중단되지 않지만, 2GB보다 큰 이미지로 시뮬레이션을 실행하면 오류 메시지가 나타납니다. (240989)