콘텐츠로 바로 가기

VisualApplets 3.1.1 버전의 알려진 문제점#

Windows Vivado 2017.2 또는 Vivado 2017.3이 설치된 PC에서 10 Fall Creators 업데이트(버전 1709)

Xilinx Vivado 버전 2017.2 또는 2017.3이 설치된 PC에 Windows 10 Fall Creators 업데이트(버전 1709)를 설치하면, 이후 Xilinx Vivado가 제대로 작동하지 않을 수 있습니다. 따라서 VisualApplets 에서 만든 설계를 빌드하지 못할 수도 있습니다. |

Xilinx 지원팀에서 제공한 해결 방법을 따라 Xilinx Vivado 2017.2 또는 2017.3 설치가 다시 정상적으로 작동하도록 하십시오. ( https://www.xilinx.com/support/answers/69908.html 참조).

Windows ISE 14.7 또는 2017.4보다 오래된 버전의 Vivado가 설치된 PC에서 2017년 7월 10일자 10 x64(버전 1803) 누적 업데이트(KB4338819)

위의 Windows 10 업데이트를 설치하면, Vivado 2017.4 이전 버전의 Xilinx 도구를 사용할 경우 이후 빌드 프로세스가 제대로 작동하지 않을 수 있습니다. 따라서 VisualApplets 에서 생성한 설계를 빌드하지 못할 수도 있습니다.

Vivado 2017.4보다 이전 버전의 Vivado를 사용하는 경우, ‘ Xilinx ’ 툴 체인의 로그 출력에 일부 블랙박스 인스턴스의 내용이 정의되지 않았다는 오류 메시지가 표시될 수 있습니다. ISE®의 경우, Xilinx 툴 버전을 파악할 수조차 없어 FPGA 유형 검사가 실패합니다. 다만 ISE®의 32비트 툴 체인은 정상적으로 작동합니다(빌드 설정을 변경하십시오: ‘ Xilinx ’ 설정 배치 파일에서 settings64.bat 대신 settings32.bat를 사용하십시오).

Follow the work-around provided by Xilinx Support to make the ISE installation work again (See https://www.xilinx.com/support/answers/62380.html, section ISE 14.7 64bit - Turning off SmartHeap). The same work-around can be used for Vivado where you need to perform the file substitution actions in the folder \<VivadoInstallDir>/ids_lite/ISE/lib/nt64. |

  1. ‘programs’ 디렉터리(Windows)에 ‘ VisualApplets ’를 사용자 독립적으로 설치하면 액세스 문제가 발생합니다.

  2. Xilinx Vivado Tools를 사용하여 애플릿을 빌드할 때, ‘LinkDesign’ 빌드 단계에서 심각한 경고가 표시될 수 있습니다. 이 경고는 Xilinx 툴 체인 내의 문제로 인해 발생합니다. 이 문제는 Xilinx 에 보고되었으며, 현재 수정 작업이 진행 중입니다. 그러나 이 문제는 VisualApplets 에서 생성된 설계에 있어 ‘심각한’ 문제가 아니므로, 해당 경고는 무시해도 됩니다. 예시:

    CRITICAL WARNING: [Shape Builder 18-137] Cannot obey LUTNM/HLUTNM constraint
for instances …/PART1174 and …/PART1175. Illegal to place instance
…/PART1174 on site SLICE_X2Y0. The location site type does not match the
instance type. Instance …/PART1174 belongs to a shape with reference instance
…/PART1175. Shape elements have relative placement respect to each other.
The invalid location might results from a constraint on any of the instance
in the shape..

  3. 파일 이름: *.va 파일의 이름을 지정할 때는 ASCII 문자를 기반으로 한 글꼴만 사용할 수 있습니다. 즉, 파일 이름에는 아시아 문자, 키릴 문자, 그리스 문자 또는 아랍 문자 등의 글꼴이 지원되지 않습니다.

  4. microEnable 5 marathon 및 LightBridge 프레임 그래버용 설계의 대역폭 대화 상자: 메모리 기반 연산자에 대해 표시되는 값은 신뢰할 수 없습니다. marathon 및 LightBridge 프레임 그래버에 구현된 공유 RAM 개념이 대역폭 분석에 반영되지 않기 때문에, 메모리 연산자의 실제 데이터 처리량은 표시된 값과 다를 수 있습니다. 연산자가 다른 연산자와 RAM을 공유하는 경우, 대역폭 분석에서는 이를 감지하지 못하므로 표시된 값에 반영되지 않습니다.

  5. VisualApplets 의 첫 번째로 시작된 인스턴스만이 해당 구성을 저장할 수 있습니다. 그 이후에 시작된 모든 VisualApplets 인스턴스는 임시 구성만 가지며, 인스턴스가 종료되면 이 구성은 삭제됩니다. 이는 예를 들어 빌드 설정, 라이브러리 설정, 시스템 설정, 일반 VisualApplets 설정 등에 해당합니다.

  6. 계층적 박스: 계층적 박스를 사용하는 경우, 특정 상황에서 설계 규칙 검사(Design Rule Check)에서 다음과 같은 오류 메시지가 표시될 수 있습니다. “연산자 ABC(계층적 박스)의 입력 XYZ는 NOP와 같은 O형 연산자에 연결되어야 합니다.” 그 이유는 계층적 박스 내에 배치된 일부 M형 연산자는 계층적 박스의 입력 포트에 직접 연결될 수 없기 때문입니다. 이는 특정 M형 연산자에 대해서만 해당됩니다. 이 문제는 (계층적 박스 내에서) 계층적 박스의 입력 포트와 M형 연산자의 입력 포트 사이에 NOP 연산자를 배치함으로써 해결할 수 있습니다.

  7. CXP용 SDK: SISO_GenICam 라이브러리에 대한 호출 코드는 자동으로 생성되지 않으며, 사용자가 직접 프로그래밍해야 합니다.

  8. microEnable 5 플랫폼용 애플릿은 애플릿을 변경하기 위해 펌웨어 플래셔 도구(microDiagnostics)를 통해 프레임 그래버에 로드해야 합니다.

  9. 대역폭 분석은 정확한 수치를 보여주지 않으며, 단지 추정치에 불과합니다. 이 기능을 사용할 때는 각별히 주의해야 하며, 대상 하드웨어에서 추가 테스트를 수행해야 합니다. 커널 작업의 경우 대역폭 계산 시 커널의 크기는 고려되지 않습니다.

  10. 색상 라이브러리의 연산자는 신중하게 사용해야 합니다. 일부 색상 변환은 사용자가 예상하는 대로 작동하지 않을 수 있습니다:

    • HSI2RGB는 HSL -> RGB로 변환하며,
    • RGB2YUV는 RGB->YCbCr로 변환합니다.
    • XYZ2LAB은 다음 정의에 따라 상수를 사용합니다: www.easyrgb.com

  11. 운영자 FIRKernelNxM 매개변수가 다음과 같은 경우 처리 오류가 발생할 수 있습니다. EdgeHandling 이 상수로 설정되어 있고, 열 수가 2*병렬도보다 크며, 커널 열 수가 짝수이고, 병렬도가 1보다 클 때 발생합니다. 이 오류는 이미지의 왼쪽 가장자리에서 확인할 수 있는데, 이 부분에서는 프레임 내 커널 위치에 잘못된 픽셀 데이터가 사용됩니다.

  12. 시뮬레이션 오류가 발생한 후에는 시뮬레이션 조건을 재설정해야 합니다.

  13. 트리거 연산자는 애플릿을 프레임 그래버에 불러올 때 초기화 단계에서 트리거 출력 라인에 스파이크를 유발할 수 있습니다.

  14. Microsoft Windows 8 및 7(32비트/64비트), Microsoft Windows Vista(32비트/64비트), Microsoft Windows XP(64비트) 운영 체제와 관련하여 중요한 사항: 사용자 폴더를 대상 폴더로 지정하는 것이 필수적이며 권장됩니다. 또는 전체 액세스 권한이 있는 다른 폴더를 사용할 수도 있습니다.

  15. DMA 리소스 인덱스는 0으로 시작해야 하며, 연속된 번호가 부여되어야 합니다. 이는 DRC를 통해 확인됩니다.

  16. 운영자 ImageBufferMultiRoiDyn 입력 이미지가 매우 작은 경우 타이밍 오류가 발생할 수 있습니다.

  17. 운영자 ImageSequence 빌드 오류(타이밍 오류)가 발생할 수 있습니다. (2422)

  18. BAYER5x5Linear: 경우에 따라 이 연산자에 대한 VisualApplets의 리소스 예측이 (대화상자 FPGA 리소스 사용량)는 Place & Route 후 XilinX 도구에서 표시되는 추정값과 다를 수 있습니다. (6426)

  19. 경우에 따라 설계의 플랫폼을 변경하면 설계 규칙 검사 중에 “잘못된 매개변수 값: RamDataWidth는 허용되지 않습니다”라는 오류 메시지가 표시될 수 있습니다. 이는 새로운 대상 플랫폼의 메모리 레이아웃이 이전 플랫폼과 다를 때, RAM 리소스를 사용하는 모듈에서 발생할 수 있습니다. 이 문제를 해결하려면 설계를 저장한 후 다시 불러오십시오. (8708)

  20. 운영자 ModuloCount: 매개변수 Devisor 이론적으로는 최대 64비트 값까지 설정할 수 있지만, 32비트보다 큰 값으로 매개변수화하면 시뮬레이션 중에 ‘ VisualApplets ’ 오류가 발생합니다. (8901)

  21. DynamicROI: 특정 조건 하에서, 작업자는 DynamicROI 잘못된 라인 길이를 출력합니다(출력 라인 길이가 병렬 워드 하나만큼 잘못 늘어납니다). 이 오류는 다음 세 가지 조건이 모두 충족될 때만 발생합니다:

    • Parallelism 2의 거듭제곱이 아니며,
    • Xoffset은 병렬 처리 수로 나누어지며,
    • Xlength는 병렬 처리 수로 나누어집니다.

    이러한 조건 중 하나라도 충족되지 않을 경우, 운영자는 DynamicROI 제대로 작동합니다. 이 오류는 FPGA 구현에서 발생합니다. 시뮬레이션에서는 연산자의 동작이 올바르게 재현됩니다. (7722)

  22. The SampleDn 이 연산자는 2로 나누어 떨어지는 샘플링 계수와 1보다 큰 병렬도를 함께 사용할 경우 손상된 이미지를 생성합니다.

  23. 사용자 정의 연산자, 메모리 액세스: 특정 액세스 패턴의 경우, 사용자 정의 연산자를 통한 메모리 액세스로 인해 ‘ VisualApplets ’ 버전 3.0.6, 3.1, 3.1.1 및 3.1.2에서 데이터 손상이 발생했습니다. 이 문제는 ‘ VisualApplets ’ 버전 3.2에서 수정되었습니다.

  24. 2GB보다 큰 이미지를 사용하여 설계를 시뮬레이션할 경우, ‘ VisualApplets ’가 중단될 수 있습니다. 이 문제를 해결하려면 시뮬레이션에 2GB 미만의 이미지를 사용하고, ‘ VisualApplets ’를 버전 3.3.2 이상으로 업그레이드하십시오. 버전 3.3.2부터는 ‘ VisualApplets ’가 더 이상 중단되지는 않지만, 2GB보다 큰 이미지를 사용하여 시뮬레이션을 실행할 경우 오류 메시지가 표시됩니다. (240989)